

Cuando se trabaja con un ordenador, lo único que puede apreciarse, a simple vista, es una especie de caja negra que, misteriosamente, acepta una serie de instrucciones.

En realidad, un ordenador es una máquina capaz de recibir, transformar, almacenar y suministrar datos. En este libro se construye un pequeño ordenador, capaz de realizar dichas funciones, a partir de un microprocesador. Podrá observar de qué partes se compone el ordenador y cómo conectarlas entre sí. Además, podrá adentrarse en el mundo del «hardware» utilizándolo, por ejemplo, como un temporizador para controlar cualquier electrodoméstico casero.

Por otra parte, se ha pensado en la construcción de un ordenador dinámico. A partir del diseño básico, podrá ampliarlo con el único límite que impone la propia imaginación.



Cómo construir su propio ordenador


# ENCICLOPEDIA PRACTICA DE LA INFORMATICA APLICADA

15

## Cómo construir su propio ordenador

AIA

INCLUIR  
AMSTRAD  
COMODORE  
128K



EDICIONES SIGLO CULTURAL

Director-editor:

RICARDO ESPAÑOL CRESPO.

Gerente:

ANTONIO G. CUERPO.

Directora de producción:

MARIA LUISA SUAREZ PEREZ.

Directores de la colección:

MANUEL ALFONSECA, Doctor Ingeniero de Telecomunicación

y Licenciado en Informática

JOSE ARTECHE, Ingeniero de Telecomunicación

Diseño y maquetación:

BRAVO-LOFISH.

Dibujos:

JOSE OCHOA Y ANTONIO PERERA.

Tomo XV. **Cómo construir su propio ordenador**

AULA DE INFORMATICA APLICADA

JOAQUIN SALVACHUA, Diplomado de Telecomunicación

JOSE LUIS TODO, Diplomado de Telecomunicación

FERNANDO SUERO, Diplomado de Telecomunicación

Ediciones Siglo Cultural, S.A.

Dirección, redacción y administración:

Sor Ángela de la Cruz, 24-7.º G. Teléf. 279 40 36. 28020 Madrid.

Publicidad:

Gofar Publicidad, S.A. Benito de Castro, 12 bis. 28028 Madrid.

Distribución en España:

COEDIS, S.A. Valencia, 245. Teléf. 215 70 97. 08007 Barcelona.

Delegación en Madrid: Serrano, 165. Teléf. 411 11 48.

Distribución en Ecuador: Muñoz Hnos.

Distribución en Perú: DISELPESA.

Distribución en Chile: Alfa Ltda.

Importador exclusivo Cono Sur:

CADE, S.R.L. Pasaje Sud América. 1532. Teléf.: 21 24 64.

Buenos Aires - 1.290. Argentina.

Todos los derechos reservados. Este libro no puede ser, en parte o totalmente, reproducido, memorizado en sistemas de archivo, o transmitido en cualquier forma o medio, electrónico, mecánico, fotocopia o cualquier otro, sin la previa autorización del editor.

ISBN del tomo: 84-7688-053-7.

ISBN de la obra: 84-7688-018-9.

Fotocomposición:

ARTECOMP, S.A. Albarracín, 50. 28037 Madrid.

Imprime:

MATEU CROMO, Pinto (Madrid).

© Ediciones Siglo Cultural, S. A., 1986

Depósito legal: M-1132-1987.

Printed in Spain - Impreso en España.

Suscripciones y números atrasados:

Ediciones Siglo Cultural, S.A.

Sor Ángela de la Cruz, 24-7.º G. Teléf. 279 40 36. 28020 Madrid

Octubre, 1986.

P.V.P. Canarias: 365,-.

# I N D I C E

1	Partes del ordenador	5
2	El microprocesador	9
3	La memoria	25
4	La entrada-salida	31
5	Software	57
6	Aplicaciones	61
	Apéndice A: Sistemas de numeración y su representación en el ordenador	65
	Apéndice B: Consejos a la hora de montar el circuito	71
	Apéndice C: Fuente de alimentación	75
	Apéndice D: Listado fuente del programa monitor	77
	Apéndice E: Listado hexadecimal del programa monitor	91
	Apéndice F: Códigos de programación	97
	Apéndice G: Patillaje de circuitos integrados	107
	Apéndice H: Bibliografía	111



AMOS a ver, paso a paso, cómo funciona un ordenador; de qué partes se compone y cómo se conectan entre sí. A partir de estas ideas generales veamos cómo llevarlas a la práctica con la construcción de un pequeño, pero versátil, microcomputador.

Todo ordenador tiene dos partes bien diferenciadas: el hardware y el software. El hardware es el conjunto de circuitos que componen físicamente el ordenador. El software son los programas e instrucciones que indican a los cir-

cuitos qué funciones deberán realizar.

En este capítulo describiremos brevemente el hardware. Los ordenadores tienen tres partes básicas:

- La unidad central de procesos (CPU) o microprocesador.
- La memoria.
- La unidad de entrada-salida (I/O)\*.

La CPU es el «cerebro» del ordenador. Es la que controla a las demás partes y la que realiza las operaciones.

La memoria es un almacén donde están guardados los datos y las instrucciones que la CPU debe utilizar y en ella almacena los resultados.

Con esto parece que tenemos todo lo necesario, pero no es así, ya que para que los resultados de las operaciones puedan ser útiles es necesario comunicarse con el exterior. De esta función se encarga la unidad de I/O. Se encarga de transmitir datos del ordenador al exterior (pantalla del ordenador, impresora, etc.) y del exterior al ordenador (teclado, cinta casette, etc.).

\* Las iniciales corresponden a las palabras en inglés. (CPU = Central Processing Unit; I/O = Input/Output). A partir de ahora todas las iniciales se referirán a su escritura en inglés, ya que esta forma es la comúnmente aceptada.

Los programas que aparecen en este libro funcionan en los ordenadores:

IBM-PC, XT, AT y compatibles.  
AMSTRAD-464, 664, 6128, 1512.  
SINCLAIR-SPECTRUM 48 K, 128 K, PLUS, PLUS 2.  
MSX-Todos los modelos.  
COMMODORE-CBM 64 y CBM 128.






Fig. 1.1. Diagrama de bloques del ordenador.

El ordenador sólo trabaja con datos que le son comprensibles. Estos son bits, o dígitos binarios (para mayor información, ver el apéndice A). Cada bit sólo puede ser 0 o un 1 o un 0. Pero como el ordenador no trata con números, esto se representará como 0 voltios, cuando se quiera representar un 0, y como 5 voltios cuando se quiera representar un 1. A los grupos de 8 bits se les conoce como bytes. Los microprocesadores llamados «de 8 bits» sólo pueden procesar al mismo tiempo un byte.

Como se observa en la figura 1.1, en el ordenador cada bloque está relacionado con los demás mediante una serie de líneas, o cables, conocidos como buses.

Existen tres buses: el de control, el de datos y el de direcciones.

El bus de control es el que se encarga de llevar desde la CPU a los demás bloques las instrucciones que éstos deben realizar.

El bus de datos es el que lleva la información, o datos, que los distintos bloques se comunican. El ancho de este bus (número de bits que se corresponde con el número de cables) es el de ancho de palabra = 1 byte.

El bus de direcciones da la dirección, como su nombre indica, adonde debe llevarse el dato. Está organizado como las direcciones de correos.

Por ejemplo, para que la CPU almacene un dato en la memoria debe enviar por el bus de control la señal de que quiere guardar el dato en la

memoria, el dato por el bus de datos, y en qué parte de la memoria quiere almacenarlo por el bus de direcciones. Del ancho del bus de direcciones dependerá el máximo de memoria que el ordenador puede utilizar.

Esta organización, o arquitectura, se conoce como arquitectura von Neumann, en honor del primero al que se le ocurrió. John von Neumann la aplica en los años cuarenta a la construcción de los primeros ordenadores, y desde entonces no se han realizado realmente diferentes. Actual-




Fig. 1.2. Esquema general del ordenador.

mente se intenta buscar alguna que permita a varias CPUs realizar tareas cooperando entre ellas, pero no se ha encontrado ninguna de utilidad comparable.

Veamos ahora cómo se realizan estas ideas generales en la realización de nuestro ordenador.

Como CPU vamos a usar el microprocesador 6502. Este es un «chip», o circuito integrado, que lleva todo lo necesario para componer una CPU. Hasta hace poco tiempo una CPU ocupaba el tamaño de un televisor, aproximadamente.

La memoria está dividida en dos partes: la RAM y la ROM. La diferencia está en que en la RAM pueden leerse y escribirse datos, mientras en la ROM sólo leerse. La segunda diferencia es que si apagamos el ordenador, los datos almacenados en la RAM desaparecerán, mientras los existentes en la ROM permanecerán; por ello, los programas que permitirán realizar operaciones estarán en la ROM y los datos en la RAM.

De las comunicaciones se encargarán dos chips especializados, la VIA y la RIOT. Estos controlarán las comunicaciones con un teclado y un display (como en una calculadora). No se ha incluido una «Televisión», o CRT, por complicar demasiado el diseño.

Por último, para permitir comunicarse con otros ordenadores se han incluido dos tipos de conexiones estándar: RS-232 y CENTRONICS.

Una vez vistas las partes principales de nuestro ordenador veremos cada una más detalladamente en los siguientes capítulos.

## ARQUITECTURA DEL 6502

ADA microprocesador, de marca y modelo diferentes, posea un lenguaje máquina distinto, adecuado a las posibilidades que el chip ofrece.

En la figura puede verse el esquema de un microprocesador genérico.




Fig. 2.1. Esquema del ordenador.

En nuestro ordenador utilizaremos el microprocesador 6502, de la marca Rockwell.

Este es un microprocesador de 8 bits, es decir, su bus de datos puede manejar simultáneamente palabras de 8 bits. Puede manejar hasta 64 Kbytes de memoria (su bus de direcciones es de 16 bits:  $2^{16}$  bits = 65536 bytes = 64 Kbytes). Y la frecuencia de reloj es de 1 MHz (en la versión que utilizaremos). En la siguiente gráfica podemos observar la estructura interna del microprocesador 6502 desde el punto de vista del programador (arquitectura software).




Fig. 2.2. Esquema del microprocesador.

En ella podemos ver que el microprocesador se comunica con el exterior mediante los buses de datos, direcciones y control.

Describamos este último de una forma más detallada:

- La patilla RES, conectada a todos los chips inteligentes (microprocesador, VIA, RIOT), es la señal de Reset que inicializa el sistema al encenderse. (La raya encima de RES indica claramente que la señal es activa a nivel bajo es decir, su lógica es inversa.) (El ordenador al recibir esta señal hace un salto incondicional indirecto a la dirección \$FFFF \$FFFD.)

- Las señales 01, 02, y 03 son las entradas y salidas de reloj. 01 y 02 son salidas (para la sincronización) que provienen de un reloj interno del chip. Para la estabilización de este reloj interno es necesaria una señal de reloj exterior conectada a 00, según uno de los esquemas de la figura.




Fig. 2.3. Esquemas posibles de reloj.

- La línea S.O. permite la activación del flag V de sobrepasamiento desde el exterior (no la utilizaremos).
- La línea RDY detiene la CPU en todos los ciclos, excepto en escritura, y deja en alta impedancia los buses (no la usamos).
- La línea R/W indica a los dispositivos si el acceso es de lectura (nivel alto) o escritura (nivel bajo).
- La línea SYNC se pone a uno cuando la CPU accede a un código de operación (ver ensamblador para «Código de Operación»). (Tampoco la usamos.)
- Por último, estudiemos más detalladamente las señales de interrupción; éstas son: NMI e IRQ.

Como ya debe saber el lector, una interrupción, activada por una señal hardware exterior (por ejemplo, pulsando la tecla ESC en el AMSTRAD o en el PC o BREAK en el COMMODORE), provoca que el microprocesador deje la tarea que está haciendo y haga un cambio de contexto, es decir, archive en memoria el estado en el que estaba al recibir la interrupción y pase a ejecutar otro programa (normalmente el monitor en ROM u otra rutina del Sistema Operativo).

Hay dos tipos de interrupción; la mascarable (IRQ), que puede ser inhabilitada por software (mediante una instrucción en máquina que la desactiva) y la no mascarable (NMI), que fuerza a la CPU a abandonarlo todo (suele usarse para abortar situaciones catastróficas = es un BREAK «salvaje»).



La IRQ provoca un salto incondicional indirecto a \$FFFE y \$FFFF y la NMI a las direcciones \$FFFA y \$FFFB. Esto quiere decir que en estas direcciones está archivado un vector (vector = dirección = 16 bits = 2 bytes), que indica dónde comienza el programa de interrupción. Podemos observar, por tanto, que las seis últimas posiciones de memoria (de la \$FFFA a \$FFFF) están reservadas para los vectores de IRQ, NMI y RESET y, por tanto, obliga en el diseño de ordenadores con 6502 a que la ROM vaya situada en la parte alta de la memoria (al contrario que en el Z-80, por ejemplo).






Fig. 2.4. Mapa de memoria.

Veamos ahora más detalladamente la arquitectura software del 6502. Además de las seis posiciones anteriormente citadas, hay dos páginas de memoria (una página = 256 bytes = de \$XX00 a \$XXFF), que son usadas de forma especial por el 6502.

La página cero (\$0000 a \$00FF) es una zona de memoria de acceso rápido (ya que se ahorra un ciclo de máquina cada vez que se usa), por lo que suele utilizarse para almacenar en ella variables o datos de uso frecuente (normalmente las variables internas del sistema). La página 1 (\$0100 a \$01FF) es la zona reservada al STACK o pila. ¿Qué es la pila? Intentaremos explicarlo brevemente.

Cuando en el programa máquina hay que hacer un cambio de contexto (un salto a subrutina o una interrupción), hace falta archivar el estado de la CPU o enviar una serie de parámetros, para lo que se necesita una zona de memoria de acceso rápido en la que almacenar en un orden preestablecido esta información.

La pila ofrece un método muy sencillo mediante el puntero del stack (uno de los registros de la CPU accesible por software en lenguaje máquina).

Esta sirve para ir amontonando bytes, como en un «montón» y sacarlos en orden inverso al que se introdujeron (primero en entrar, último en salir). En la figura puede verse un esquema simplificado de su funcionamiento.




Fig. 2.5. Funcionamiento simplificado del puntero de stack. El último que entra, es el primero que sale.

Es aconsejable para una comprensión detallada del microprocesador 6502 la consulta de bibliografía de la casa Rockwell, ya que por la brevedad necesaria del texto es imposible entrar en más detalles.

Hablemos ahora brevemente de la arquitectura interna de los registros y de cómo se ejecuta una instrucción genérica en lenguaje máquina.

En primer lugar, podemos ver los 2 bytes dedicados al PC (contador de programa - Program Counter); en él está almacenada la posición de memoria en la que está el byte que estamos ejecutando.

El puntero del stack (en realidad, un solo byte, ya que el otro es fijo e indica la página 1) contiene la dirección del último byte almacenado en la pila.

Los registros de índice X e Y se utilizan en las operaciones en las que se necesitan valores de índice o desplazamiento relativo y son de 8 bits (son registros versátiles, pero no de uso general).

El acumulador es el registro primordial de la CPU. En él se realizan todas las operaciones aritméticas y lógicas.

Por último, el registro de estado es un registro de 8 bits, 7 de los cuales son flags (banderas o indicadores) que nos indican cuál es el estado de la CPU en cada momento. En la figura puede verse la colocación de cada indicador.




Fig. 2.6. Estructura de los bits del registro de Estado, que actúan como señalizadores o alarmas (flags).

A continuación damos una breve explicación de cada uno:

N: Flag de signo: si el bit 7 = 1 y el signo es el bit 7  $\Rightarrow$  valor negativo del AC; y N = 1.

V: Sobrepasamiento (overflow): Si se usa el octavo bit (carry) como signo e igual a 1  $\Rightarrow$  overflow.

C: Señal de acarreo: Si no se usa signo y se pasa del valor FF en el acumulador el C = 1.

D: Flag de tratamiento aritmético: Si D = 1  $\Rightarrow$  la ALU (unidad aritmético-lógica) realiza las operaciones del AC en código BCD. Si D = 0  $\Rightarrow$  operaciones en código binario natural.

I: Bandera de enmascaramiento de interrupción: Si I=1 implica que la CPU no aceptará interrupciones IRQ.

B: Señal de BREAK: Se pone a uno cuando una interrupción IRQ ha sido activada por programa y no por hardware.

Describamos ahora los pasos que sigue la CPU para ejecutar una instrucción genérica en lenguaje máquina.

La ejecución de todo tipo de instrucciones tiene dos fases:

- Fase de búsqueda.
- Fase de ejecución.

La primera, común para todas las instrucciones, se inicia cuando en el PC está la dirección del código de la próxima instrucción a ejecutar. Esta dirección se pone en el bus de direcciones y se activa la patilla R/W (con R), con lo que la memoria (ROM o RAM) pone el contenido de la dirección en el bus de datos.

Del bus de datos la CPU lee el código y lo interpreta finalizando la primera fase (ver figura 2.7).

MEMORIA DE PROGRAMA	
Dirección	Contenido
n	Código operación AND
n + 1	M <sub>n</sub>
n + 2	M <sub>n+1</sub>
MEMORIA DATOS	
M <sub>n</sub> - M <sub>n+1</sub>	2.º operando

← 8 bits de menos peso de la dirección de M

← 8 bits de más peso de la dirección de M



## FASE DE BUSQUEDA




Fig. 2.7. Ejecución de una instrucción.

La fase de ejecución depende de cada instrucción. Si ésta necesita un dato, lo leerá de la memoria de forma similar a como leyó el código, almacenándolo en algún registro o usándolo según el caso. Si este dato es una dirección (2 bytes), es obvio que serán necesarios dos accesos sucesivos a memoria (ver figura).

En el apéndice se pueden ver detalladas tablas que describen todas las instrucciones, su tiempo de ejecución y otros datos de interés. Haremos una descripción breve de ellas en la parte dedicada al ensamblador.

## BUSES Y CRONOGRAMAS

En nuestro ordenador todas las operaciones se realizan sincronamente; esto quiere decir que todas las partes implicadas en una operación actúan al mismo tiempo. Es igual que una orquesta en la que todos los músicos deben dar una misma nota al mismo tiempo, no esperan a oír la del compañero, ya que sería fatal. Al igual que los músicos se «sincronizan» al director de orquesta en el microprocesador todos los sistemas se sincronizan con el reloj. Reloj es una señal periódica, conocida como 01.

Existe otra señal 02 que es la inversa de 01; cuando 01 está en estado alto, 02 está en estado bajo, y viceversa.




Fig. 2.8. Cronogramas del reloj.

La frecuencia de esta señal, las veces que se repite cada segundo, nos da la rapidez con que el ordenador realiza sus operaciones. En nuestro caso será de 1 MHz (un millón de veces por segundo). Aunque pueda parecer mucho, con la tecnología actual no lo es, pues existen otros microprocesadores que funcionan a 8 MHz e incluso a 16 MHz.

Como todas las señales están referidas al reloj, se suelen dibujar con respecto a 01 o 02. A partir de ahora utilizaremos algunos de estos dibujos para explicar las distintas señales de control.

El bus de direcciones está formado por 16 líneas conocidas como A1, A2, ..., A15 (la A viene de address, dirección en inglés).

El bus de datos estará formado por ocho líneas conocidas como D0, D1, ..., D7 (la D viene de Data, es decir, dato).




Fig. 2.9. Esquema Riot.

Los cronogramas de estos dos buses se verán en el capítulo siguiente al hablar de la memoria.

Cuando un usuario programa un ordenador, normalmente lo hace en un lenguaje de «alto nivel», es decir, un lenguaje más cercano al nivel humano.

Este tipo de lenguajes (como el BASIC, PASCAL, COBOL, FORTRAN, etc.) resulta incomprensible por el hardware del ordenador (circuitaría), que sólo entiende un tipo de lenguaje: el lenguaje máquina (o código objeto). Este lenguaje máquina es una ristra de unos y ceros (pulsos altos y bajos de tensión), y es un lenguaje eléctrico.

Por eso cuando alguien trabaja en alto nivel, está utilizando un programa que traduce su lenguaje al lenguaje máquina.

El lenguaje máquina permite hacer cosas que desde alto nivel son imposibles, ya que se están controlando los recursos del ordenador a su nivel más detallado.

En contrapartida, el lenguaje máquina es prácticamente inutilizable (una cantidad semejante de unos y ceros volvería loco a cualquiera.)

Por ello, ya hace tiempo se creó el lenguaje ensamblador. Este lenguaje es una traducción, palabra a palabra, del lenguaje máquina; por ello, el programa que ensambla lo único que hace (en principio) es traducir una serie de códigos y números (nemetóticos o nemónicos) a una ristra de dígitos binarios.

En el 6502 la palabra de datos tiene un ancho de 8 bits, por lo que en principio sería posible la existencia de  $2^8 = 256$  instrucciones, aunque, en realidad, algunos códigos no se utilizan. Un primer paso para la utilización del lenguaje máquina es la comprensión del código hexadecimal, que permite representar números binarios de un número de bits múltiplo de 4 de forma directa y sin operaciones aritméticas intermedias (ver tabla), con lo que un número de 8 bits queda útilmente transformado en \$XX y una dirección en \$XXXX.

Hexadecimal	Binario
0	0000
1	0001
2	0010
3	0011
4	0100
5	0101
6	0110
7	0111
8	1000
9	1001
A	1010
B	1011
C	1100
D	1101
E	1110
F	1111

Para mayor información sobre el sistema de numeración binario, ver el apéndice.

Aunque la numeración hexadecimal simplifica enormemente la programación en máquina, carece de un sentido «natural» de número para el hombre (por ello, los ensambladores comerciales permiten la utilización de varios sistemas de numeración: hexadecimal, decimal, octal y binario).

Aunque los códigos podrían escribirse en el programa en su forma numérica, la principal ventaja del ensamblador es que traduce una palabra nemotécnica a su número correspondiente. Por eso en lenguaje ensamblador se utilizan como códigos de operación abreviaturas (del inglés) que in-

dican qué es lo que hace la instrucción. Esto (lo del inglés) obliga al programador en máquina a tener una leve idea sobre lo que algunas palabras en inglés significan. Por ejemplo, la instrucción LDA (Load Acumulator) significa «Carga en el acumulador el dato...» LDA es traducido por el ensamblador al número binario 1010.1001 (ver figura)




Fig. 2.10. Tres formas de expresar la instrucción de "Carga del Acumulador" mostrando la evolución del lenguaje máquina.

Uno de los conceptos principales que se deben tener en cuenta a la hora de programar en máquina es el direccionamiento, es decir, la forma en la que se indica en la instrucción cómo y dónde obtener los datos para ejecutarla (stack, registros, página cero, memoria, etc.).

En el caso del microprocesador 6502, éste posee 13 modos posibles de direccionamiento, que lo dota de gran potencia.

Las instrucciones en lenguaje máquina pueden tener una longitud de 1, 2 ó 3 bytes. El primero corresponde en todas ellas al código de operación, que es diferente para cada tipo de instrucción.

Por ello, las instrucciones que utilizan un solo byte no poseen mayor información que la operación a realizar (se supone en la mayoría de los casos que el dato a utilizar está implícito en la propia operación). Por ejemplo, CLI (CLEAR I) pone a cero el flag I del registro de estado.

En las instrucciones con 2 bytes, el segundo corresponde a un número de 8 bits (que puede ser un dato o una dirección de página cero \$00XX, de Stack \$01XX, etc.).

En los de 3 bytes, los dos últimos suelen ser una dirección (16 bits = 2 bytes).

Los 13 modos de direccionamiento son los siguientes:

1) Inmediato (2 bytes): El segundo byte indica el dato a utilizar (el primero es el código de operación).

#### Ejemplo

Código OP/Operando/Expresión en ensamblador/Expresión

A9 00 LDA # 00 (A) ← 00

2) Absoluto (3 bytes): Los dos últimos bytes indican la dirección del dato a utilizar.

### Ejemplo:

Código OP/Operando/Expresión en ensamblador/Expresión

AD (2136) LDA 2136 (A) $\leftarrow$ (2136)

3) Por página cero (2 bytes): El segundo byte indica una dirección relativa de la página cero \$00XX.

### Ejemplo:

Código OP/Operando/Expresión en ensamblador/Expresión

A5 (00,61) LDA61 (A) $\leftarrow$ (00,61)

4) Direccionamiento por página cero, Índice X (Y) (2 bytes): La dirección del operando (que está en la página cero) se halla sumando el segundo byte de la instrucción al contenido del registro X(Y) de la CPU.

### Ejemplo:

Código OP/Operando/Expresión en ensamblador/Expresión

B5 (00,38+X) LDA 38,X (A) $\leftarrow$ (00,38+X)

6) y 7) Absoluto índice X(Y) (3 bytes): La dirección donde está el dato a utilizar se halla sumando a la dirección de los dos últimos bytes de la instrucción el contenido del registro X(Y).

### Ejemplo:

Código OP/Operando/Expresión en ensamblador/Expresión

BD (22,33+X) LDA 2233,X (A) $\leftarrow$ (22,33+X)

8) Direccionamiento por acumulador (1 byte): En el acumulador se encuentra el dato a utilizar.

### Ejemplo:

Código OP/Operando/Expresión en ensamblador/Expresión

6A ROR Acumulador Ver fig. 2.11

9) Implicada (1 byte): El operando va implicado en la propia instrucción.

### Ejemplo:

Código OP/Operando/Expresión en ensamblador/Expresión

18 Carry CLC C $\leftarrow$ 0




Fig. 2.11. Representación gráfica de la instrucción LSR.

10) Relativo (2 bytes): El segundo byte de la instrucción es un valor de offset que se añade al contador de programa para provocar una bifurcación. Esta es condicional si es necesaria alguna condición (del registro de estado) para que se realice.

### Ejemplo:

Código OP/Operando/Expresión en ensamblador/Expresión

F0 13 BEQ13 (PC) $\leftarrow$ (PC)+13

11) Indirecto (3 bytes): Los dos últimos bytes proporcionan una dirección. De ella y de la siguiente obtenemos otra, que es la que indica dónde está el dato (esta última dirección se suele llamar vector).

### Ejemplo:

Código OP/Operando/Ensamblador/Expresión

6C 3128 JMP(3128) (PC) $\leftarrow$ --(3128) Y (3129)

12) Indexado X indirecto (primero indexa y luego indirecteona) (2 bytes): El segundo byte se añade al registro X y el resultado es una dirección de la página cero. Con su contenido y el de la siguiente obtenemos (el vector) dirección del dato.

### Ejemplo:

Código OP/Operando/Ensamblador/Expresión

A1 30 LDA(30,X) (A) $\leftarrow$ --((0030)+X)

NOTA: Cuando se escribe -- indica el contenido de lo que hay dentro del parenthesis. Por ejemplo (\$30F1), es el número \$XX contenido en la dirección \$30F1.



13) Indirecto indexado Y (es diferente al anterior: primero hace la dirección y luego indexa) (2 bytes). El segundo byte indica una dirección de la página cero. Con su contenido y el del siguiente byte obtenemos otra dirección, a la que le sumamos el contenido del registro Y. La dirección resultante nos indica dónde se halla el dato.

#### Ejemplo:

Código OP/Operando/Ensamblador/Expresión

B1 32 LDA (32),Y (A)←--(((0032)(0033))+Y)

Veamos ahora un pequeño resumen en el que se indica brevemente la función de las principales instrucciones del 6502:

### 1) GRUPO DE INSTRUCCIONES ARITMETICAS Y LOGICAS

Realizan operaciones aritméticas o lógicas:

ADC	Suma aritmética
SBC	Substracción
AND	Operación lógica AND
EOR	OR exclusiva
ORA	Operación OR

### 2) INSTRUCCIONES DE LECTURA Y ESCRITURA EN MEMORIA

Transfieren información entre la memoria y los registros:

LDA	Cargar acumulador
LDX	Cargar X
LDY	Cargar Y
STA	Almacenar el acumulador en memoria
STX	Almacenar el registro X
STY	Almacenar Y

### 3) INSTRUCCIONES DE TRANSFERENCIA ENTRE REGISTROS

Intercambian la información entre registros:

TAX	Transfiere el acumulador a X
TAY	Transfiere el acumulador a Y
TXA	Transfiere X al acumulador
TYA	Transfiere Y al acumulador
TSX	Transfiere el puntero del stack a X
TXS	Transfiere el registro X al puntero del stack

### 4) INSTRUCCIONES PARA RUPTURA DE SECUENCIA EN EL PROGRAMA

Estas instrucciones cambian el contenido del contador de programa, lo que implica una ruptura de la secuencia normal del programa. En algunos casos esta ruptura está condicionada al contenido de algunos flags del registro de estado.

JMP	Salto incondicional
BCC	Bifurcación si C = 0
BCS	Bifurcación si C = 1
BEQ	Bifurcación si Z = 1
BNE	Bifurcación si Z = 0
BMI	Bifurcación si N = 1
BPL	Bifurcación si N = 0
BVC	Bifurcación si V = 0
BVS	Bifurcación si V = 1

### 5) INSTRUCCIONES DE USO DEL STACK

Manejan el puntero de stack:

PHA	Mete al acumulador del stack
PHP	Mete al registro de estado del stack
PLA	Saca al acumulador del stack
PLP	Saca al registro de estado del stack

### 6) INSTRUCCIONES DE TRATAMIENTOS DE SUBROUTINA

Para el uso de subrutinas e interrupciones:

JSR	Salto a subrutina
RTS	Retorno de subrutina
BRX	Provoca IRQ (interrupción mascarable) por software
RTI	Retorno de rutina de interrupción

### 7) INSTRUCCIONES DE CAMBIO DE LOS «FLAGS» DEL REGISTRO DE ESTADO

Ponen dichos flags a cero o unos, según el caso:

CLC	C = 0
CLD	D = 0
CLI	I = 0
CLV	V = 0
SEC	C = 1
SED	D = 1
SEI	I = 1

## 8) INSTRUCCIONES DE INCREMENTO Y DECREMENTO

Afectan a memoria o a registros:

DEC	Decrementa en 1 el contenido de memoria
DEX	Decrementa en 1 el registro X
DEY	Decrementa en 1 el registro Y
INC	Incrementa memoria
INX	Incrementa el registro X
INY	Incrementa el registro Y

## 9) INSTRUCCIONES DE TRASLADO Y ROTACION DE BITS

Permiten desplazar o rotar el acumulador (interviniendo el carry) o la memoria:

ASL	Desplaza hacia la izquierda el acumulador o memoria
LSR	Desplaza hacia la derecha el acumulador o memoria

(ver figuras)

ROR	Desplazamiento cíclico a la derecha del acumulador o memoria
ROL	Desplazamiento cíclico a la izquierda del acumulador o memoria

## 10) INSTRUCCIONES DE COMPARACION LOGICA O ARITMETICA

AND	Operación lógica AND
CMP	Compara (resta a A el contenido de M) sin afectar al acumulador. Sólo afecta al registro de estado (N Z y C)
CPX	X-M
CPY	Y-M
BIT	A AND M sólo afecta a los flags

## 11) INSTRUCCIONES ESPECIALES

NOP	No hace nada (pierde dos ciclos de máquina)
-----	---



COMO vimos en el capítulo 1, la memoria es una de las partes principales del ordenador, ya que permite tener los programas a ejecutar y los datos a usar.

Desde el punto de vista de la CPU la memoria es una serie de «casillas», cada una con una dirección, en las que se pueden leer o guardar datos. Estas direcciones son un número, siendo estas casillas consecutivas y refiriendo cada número, o dirección, a una y sólo una de las casillas.



Esquema de la memoria

Fig. 3.1 Esquema de la memoria

La dirección se indica por un número que la CPU coloca en el bus de direcciones. Como se indicó, este número estará en notación binaria. Por ser este bus de 16 hilos, o líneas, podrá diferenciar, o direccionar,  $2^{16} = 65.536$  posiciones diferentes de memoria, o 64 K (por K se entiende un kilobyte, que está formado por 1024 casillas).

Los datos a leer o escribir serán colocados, o leídos, del bus de datos. Por ser este bus de datos de 8 líneas, podrán tomar los datos  $2^8 = 256$  valores diferentes; pudiendo representar estos datos instrucciones o datos propiamente dichos.

Por último, en el bus de control existe una señal llamada R/W (del inglés Read/Write = lectura/escritura), que indica si la CPU quiere leer o escribir un dato.

Si la señal R/W tiene un nivel lógico alto, un «1», indica que el procesador quiere leer el dato; por el contrario, si tiene un nivel lógico bajo, un «0», el procesador querrá escribir el dato.

Como se dijo en el capítulo anterior, el ordenador funciona de modo síncrono dirigido por un reloj; luego las distintas operaciones descritas anteriormente seguirán un orden en el tiempo.

Para realizar una operación de escritura la CPU coloca la dirección de la posición de memoria a leer en el bus de direcciones y un 1 en la línea de R/W durante la parte final del ciclo alto de  $\Phi 1$ .




Fig. 3.2. Diagrama de tiempos de lectura.

Desde que la memoria recibe la señal de que el procesador quiere leer un dato hasta que lo coloca pasará un cierto intervalo de tiempo. En nuestro caso éste será desde que  $\Phi 2$  pasa de estado bajo a estado alto, pues al final del ciclo alto de  $\Phi 2$  el procesador tomará como dato el valor que la memoria coloque en el bus de datos.

El proceso de escritura es prácticamente idéntico.




Fig. 3.3. Diagrama de tiempos de escritura.

La diferencia está en que mientras  $\Phi 2$  está alto R/W está a nivel bajo y, por lo tanto, durante la parte alta de  $\Phi 2$  el microprocesador coloca el dato a escribir, es leído por la memoria y escrito.

La memoria de nuestro ordenador está formada por dos bloques principales.

La ROM (Read Only Memory = Memoria de sólo lectura) es la que almacena el programa, o software, que controla nuestro ordenador. Como su nombre indica, sólo se pueden realizar en ella operaciones de lectura. Si intentamos escribir un dato en ella, sencillamente no lo admitirá, permaneciendo la posición de memoria direccionada con el valor que tuviese en un principio. La ventaja de este tipo de memoria es que no se borra si se apaga el ordenador, es decir, los datos almacenados estarán siempre listos para la lectura.

Los circuitos usados normalmente como memoria ROM ya vienen con el programa grabado de fábrica. Por el alto coste que esto conlleva sólo se utiliza para grandes series de ordenadores comerciales, ya que así resulta más barato.

Otros circuitos de ROM son las PROM. Estas se pueden grabar, pero sólo una vez, ya que el proceso se realiza fundiendo pequeños fusibles que representan los bits. Tiene el problema que si cometemos un error éste no tendrá posible arreglo.

El chip, o circuito integrado, que utilizaremos es la EPROM (Erasable Programmable Read Only Memory = Memoria programable de sólo lectura).



ra). En el es posible grabar mediante un proceso especial que consiste en intentar escribir en ella con circuitos especiales de mayor voltaje que los usados normalmente.

Es posible borrar los datos almacenados en ella iluminándola durante un largo tiempo con luz ultravioleta en una pequeña ventana existente sobre el chip.




Fig. 3.4. Patillaje de una Eprom.

Por ello, esta ventana deberá estar tapada por algún tipo de etiqueta, o pegatina, ya que una excesiva exposición a los rayos solares podrían borrar nuestro programa.

El otro tipo de memoria es la RAM (Random Access Memory = Memoria de acceso aleatorio, es decir, que puede accederse a cualquiera de sus



Aspecto de la Eprom y del microprocesador.

posiciones). En esta se puede leer y escribir, pero tiene el defecto que todo lo almacenado se pierde si se apaga el ordenador.

En el comercio existen dos tipos de memoria RAM: estáticas y dinámicas.

Las estáticas son más antiguas, pero son más sencillas de manejar por necesitar menos circuitos adicionales. Además, para sistemas pequeños como el nuestro son las más indicadas.

Las dinámicas tienen mayor capacidad, pero tienen un defecto, que olvidan los datos que tienen almacenados cada milésima de segundo, por lo que hay que estar «refrescándolas» constantemente, con la circuitería que esto lleva asociado.

Si los datos que tenemos en esta memoria quieren ser conservados deberán almacenarse en otra parte para no perderlos, tales como guardarlos en una cinta o cassette.

## EL DECODIFICADOR DE DIRECCIONES

El decodificador de direcciones es una parte esencial del circuito de un ordenador. Su función es la de activar una de las patillas del circuito dependiendo de los bits de mayor peso del bus de direcciones. Es decir, de la zona de memoria en la que pretende trabajar el microprocesador y que corresponde a la posición que ocupa en ella el dispositivo y que hemos prefijado previamente mediante el diseño del mapa de memoria.

El decodificador de nuestro ordenador ha sido simplificado expresamente para que podamos realizarlo con unos pocos chips TTL-LS.

Con ellos implementamos las funciones lógicas que tomarán el valor

adecuado para activar las pastillas cuando en el bus de direcciones halla las direcciones correspondientes. Para calcular estas funciones no sólo es necesario conocimientos de electrónica digital, sino también del contenido de los chips existente en el mercado para utilizar el menor número de ellos. Existe una amplia bibliografía al respecto (ver apéndice), aunque en este tipo de diseños es importante la habilidad y técnicas «artesanas».

También se puede aprovechar el hecho de que algunas pastillas tengan varias patillas o terminales de activación del chip a la hora de simplificar el circuito decodificador.

En nuestro caso el decodificador activa la pastilla de 8K de RAM (RAM estática 5565) cuando se direccionan los 8 primeros Kbytes de la memoria. Activa el RIOT cuando utilizamos las direcciones \$20XX y la VIA con las direcciones \$21XX.

Cuando utilizamos los dos últimos Kbytes, activa la EPROM, donde están almacenados los programas de utilidades que se proporcionan.

**L**

A función de las etapas de entrada-salida es comunicar el ordenador con el exterior. En la mayoría de los casos debe adaptar el tipo de señal que le llega del exterior a una señal que sea comprensible por el ordenador.

El lugar de llegada de los datos del exterior se conoce normalmente como port, o puerto, siendo en nuestro caso de igual longitud que el bus de datos, 8 bits.

Por ser este tipo de circuitos, usualmente, complicados y voluminosos usaremos dos circuitos integrados especializados en estas tareas: la VIA 6522 y el RIOT 6532, de la misma familia que el microprocesador que utilizamos.

La VIA (Versatil Interface Adapte = Adaptador versátil de periféricos) dispone de los siguientes elementos:

- Dos puertos, conocidos como A y B, de ocho líneas. Cada línea es programable como entrada o salida independientemente.
- Cuatro líneas de control, dos de cada puerto. Son conocidas como CA1, CA2, CB1 y CB2.
- Un registro de desplazamiento de 8 bits para convertir la información serie en paralelo, y viceversa.
- Dos temporizadores de 16 bits usados para contar o generar impulsos.
- Lógica para interrumpir a la CPU mediante la señal IRQ.
- Registros programables para el uso de los diferentes recursos.

Los registros de la VIA se sitúan en la memoria principal usando la lógica de decodificación que se vio en el capítulo anterior. Existen 16 posiciones de memoria que se direccionan por 4RS0, RS1, RS2, RS3

*Nota:* El único problema que se puede encontrar en el decodificador es el de los «glitches» (ver bibliografía sobre este tema). En nuestro caso, es tan sencillo y su retardo tan pequeño (20ns x n como máximo) comparado con el periodo de reloj (1  $\mu$ s =  $10^{-6}$  s).




Fig. 4.1. Esquema de la vía.

(4 bits  $\Rightarrow 2^4 = 16$  posiciones). El decodificador activa las patillas CS1 y CS2 cuando nos referimos a las direcciones \$21XX.





Fig. 4.2. Decodificador de direcciones.



Ejemplo práctico del decodificador de un ordenador.

Las direcciones de los port son \$2100 para el B y \$2101 para el A. Las direcciones de los registros de control son \$2102 para el B y \$2103 para el A.

Para programarlos cada bit se colocará un 0 si se quiere programar como entrada y 1 si se quiere programar como salida en los registros de direcciones.

Por ejemplo, para programar todo el port B como salida pondríamos en su registro de control de direcciones el número:

11111111

después de esto todo lo que colocáramos en los registros de los ports saldría al exterior; por el contrario, si lo que queremos es leer en el port B, en el registro de control se colocaría:

00000000

y después el valor que leeríamos del registro del port B sería el que le estuviera llegando del exterior.



Veamos dos ejemplos:

```

;L
1      LDA  W%11111111 ;PROGRAMA SALIDAS
2      STA  DRBU
3      LDA  PBU          ; LEER DATOS

```

```

;L
1      LDA  W%00000000 ;PROGRAMA SALIDAS
2      STA  DRBU
3      STA  PBU          ; ESCRIBE DATOS

```

El registro de control de las líneas CA1, CA2, CB1 y CB2 está en la posición \$200C. Su configuración se observa en la figura 4.3.




Fig. 4.3. Función de cada bit del registro de control PCR.

Estas líneas, dos para cada port, sirven para establecer un protocolo, o handshaking. Esta es la forma que tienen dos ordenadores para comunicarse. Antes de transmitirse datos deben mandar la señal equivalente de «que van los datos» y si los recibe bien, decir «ya los tengo». El equivalente de las personas son las frases hechas que se utilizan al comenzar una conversación; por ejemplo, dos amigos se encuentran, y antes de contarse nada de interés dicen:

Hola, Fulano, ¿la familia que tal?

a lo que el otro contesta:

La familia bien, ¿y tú que tal?

Bien

le responde, y a partir de aquí comienzan a hablar de los temas que les interesan.

En el siguiente programa observamos un sencillo protocolo que usa sólo una señal de ocupado (Busy). Suele ser el usado para comunicarse con una impresora.

```

;L
1      STA  PAU          ;DEJA EN PORT-A
2  SIGUE LDA  PCRU       ;COMPROBAR SI LEIDO
3      AND  W%00001000
4      BEQ  SIGUE        ;SI NO REPETIR

```

La posibilidad de realizar entrada-salida por interrupciones es muy útil. Para ello existe el registro de control situado en la posición \$200D el de alarma y en la \$200E el de activación.

En la figura 4.4 vemos las misiones de los distintos registros.




Fig. 4.4. Registro de alarmas de interrupciones IFR.

La utilidad de la interrupción es clara en el siguiente ejemplo. Supongamos que tenemos que realizar unas operaciones en la CPU, y leer, por ejemplo, un teclado. Por ser la velocidad de las personas lenta comparada con el ordenador. Si realizáramos un bucle de espera que comprobase si se ha pulsado alguna tecla se perderían algunos segundos, durante los cuales la CPU no ha realizado ninguna de las operaciones pendientes. Por tanto, si hace las operaciones, éstas podrían durar demasiado tiempo y no leer la tecla cuando fuese pulsada. La solución es programar la VIA de forma que cuando llegue un dato genere una señal de interrupción, se lea la tecla pulsada y se continúe con la ejecución del programa.

La VIA también dispone de dos temporizadores, o Timers, que tienen diversas utilidades: generar cada cierto número de reloj una interrupción, cortar los impulsos que llegan por las patillas PB6 o generar dichos impulsos por la línea PB7.

En la figura 4.5 se ve qué registros utiliza y su forma de programación.




Fig. 4.5. Registro auxiliar de control ACR.

Por último, nos queda por ver el registro de desplazamiento. Este sirve para convertir los datos serie en paralelo, y viceversa.

Los datos están en paralelo, por ejemplo, en el bus de datos. Al mandarse un dato se mandan los ocho bits simultáneamente por las ocho líneas. Esto requiere menos tiempo, pero ocupa más sitio.

El enviar los datos en serie es enviarlos en «fila india». Esto ocupa más tiempo, pero sólo una línea. Para convertir de una forma a otra se utiliza el registro que pasa los bits que le llegan desplazando los que ya le han llegado, de ahí el nombre.




Fig. 4.6.

El registro de desplazamiento está situado en la posición de memoria \$200A y el control en \$200B (compartido con el temporizador).

Bits de ACR			MODO DE FUNCIONAMIENTO DE SR
2	1	0	
0	0	0	Registro de desplazamiento inhabilitado
0	0	1	Entrada de datos en serie a SR bajo el control de T2
0	1	0	Entrada de datos en serie a SR bajo el control de 0 <sub>v</sub>
0	1	1	Entrada de datos en serie a SR bajo el control de un reloj externo
1	0	0	Salida de datos en intervalos continuos de T2
1	0	1	Salida de datos en serie de SR bajo el control de T2
1	1	0	Salida de datos en serie de SR bajo el control de 0 <sub>v</sub>
1	1	1	Salida de datos en serie de SR bajo el control de un reloj externo

Fig. 4.7. Funcionamiento del registro de desplazamiento.

La frecuencia con que se realiza el desplazamiento puede determinar se por:

- La activación de la bandera T2.
- Con 02.
- Los flancos descendentes de CB1 (por flanco descendente se entiende el paso de un nivel alto a un nivel bajo).

Un ejemplo de uso de este registro se ve mas adelante en el interfaz RS-232.

El otro circuito especializado de entrada-salida es la RIOT (RAM Input-Output Timer = RAM Entrada-Salida Temporizador). Contiene los siguientes elementos:

- Memoria RAM de 128 x 8 bits.
- Dos puertos (A y B) también programables.
- Generador programable de intervalos de tiempo y con interrupción.
- Circuito detector de flancos.




Fig. 4.8. RIOT.



La memoria RAM es idéntica a la utilizada por el ordenador.

Sus direcciones en nuestro mapa de memoria son desde \$2000 hasta \$207F. El decodificador descrito en el capítulo anterior la selecciona utilizando las líneas CS1 y CS2.

La función de esta memoria es para usar el ordenador como un control industrial. Se puede realizar una configuración mínima con el microprocesador y la RIOT (versión de este mismo chip que incorpora una memoria ROM).

Los ports de la RIOT son idénticos a los vistos para la VIA. La dirección de port A es \$2080 y la de su registro de control es \$2081. La dirección del port B es \$2082 y la de su registro de control \$2083.

RIOT (ocupa 256 bytes)



Memoria RAM RS = 0			
00 PA Datos	RS = 1	Puertas (E/S)	
01 PA Programación	A2 = 0		
02 PB Datos			
03 PB Programación			
04 PA3 Flanco negativo, no int.	RS = 1	(Ecritura)	
05 PA3 Flanco positivo, no int.	A2 = 1		
06 PA7 Flanco negativo, si int.	A4 = 0		
07 PA3 Flanco positivo, si int.	R/W = 0		
88 Lectura y reposición de flags de int.		PA7 TEMP	Lectura: Flags de interrupción (solo L)
94 (Ecritura)	E: Temp. en = 1, no int.	L: Estado actual del conteaje	Temporizador Programación conteaje e int. no legible conteaje actual repone interr.
95	E: Temp. en = 8, no int.	L: Estado actual del conteaje	
96	E: Temp. en = 64, no int.	L: Estado actual del conteaje	
97	E: Temp. en = 1.024, no int.	L: Estado actual del conteaje	
98	E: Temp. en = 1, si int.	L: Estado actual del conteaje	Temporizador Programación conteaje e int. si legible conteaje actual repone interr.
99	E: Temp. en = 8, si int.	L: Estado actual del conteaje	
9A	E: Temp. en = 64, si int.	L: Estado actual del conteaje	
9B	E: Temp. en = 1.024, si int.	L: Estado actual del conteaje	

Fig. 4.9.



En este chip los ports no son exactamente iguales, en port B es capaz de suministrar una corriente de 3mA, lo que permite controlar directamente un transistor.

La última línea del port A (PA7), además de usarse como línea de entrada-salida, sirve como línea detectora de flancos, cambios de un nivel lógico a otro.

Existen dos formas de detectar los flancos: que si al detectar dicho flanco genere una interrupción, o no.

Los registros de control de dicho detector se activan mediante la escritura en las siguientes direcciones:

\$2084: Detecta flanco negativo sin interrupción.

\$2085: Detecta flanco negativo con interrupción.

\$2086: Detecta flanco positivo sin interrupción.

\$2087: Detecta flanco positivo con interrupción.

Para desactivar la detección de flancos será suficiente leer el registro de banderas de interrupción: \$2085.

La parte más útil de la RIOT es el temporizador. Este tiene tres partes.




Fig. 4.10. Esquema de la RiOT.

El reloj Q2 pasa al divisor programable de la frecuencia de reloj. Este puede dividir la frecuencia por 1, 8, 64 y 1.024.

La señal dividida pasa al contador propiamente dicho. Este puede programarse para contar 255 intervalos de tiempo. Al llegar a 255 generará, si se lo indicamos, una señal de interrupción. También leen el contador, con lo que podemos tener ideas sobre el tiempo transcurrido desde que los activamos.

Un ejemplo de utilización de este contador, para realizar un contador de tiempo real de veinticuatro horas, se puede ver en el temporizador descrito en el capítulo siguiente.




Fig. 4.11. Ejemplo del uso del contador

En la figura 4.12 se puede ver un diagrama de tiempos del funcionamiento del contador.




Fig. 4.12. Diagrama de tiempos del contador

## APLICACIONES

Vamos a ver cómo aplicar lo que acabamos de ver a la práctica. Como comunicaciones con las personas incluiremos un pequeño teclado de 21 teclas y un display de siete segmentos y seis dígitos. Para comunicaciones con otros ordenadores realizaremos dos interfaces: RS-232 y CENTRONICS, serie y paralelo, respectivamente. Estos son los más comúnmente utilizados en los ordenadores personales.

## DISPLAY Y TECLADO

Como puede verse en la figura, utilizamos los dos ports de la vía para la lectura del teclado y la representación del display, en combinación con un decodificador de BCD a decimal. (BCD  $\rightarrow$  Binary Coded Decimal = es decir, decimal codificado en binario (ver gráfica)).

**Binario BCD gráfica**

0000	0
0001	1
0010	2
0011	3
0100	4
0101	5
0110	6
0111	7
1000	8
1001	9
1010	
1011	
1100	
1101	
1110	
1111	

Valores prohibidos en código BCD

La forma de funcionamiento es la siguiente:

Con los bits del 1 al 4 del port B de la VIA seleccionamos una de las tres filas del teclado (para leer) o uno de los seis displays de siete segmentos (para escribir en ellos). (Con lo que sobra una patilla, la 3.) Al mismo tiempo utilizamos los bits del 0 al 6 del port A para leer o escribir, dependiendo del caso, las siete líneas correspondientes a los siete segmentos, o a las siete columnas del teclado. Veamos ahora por separado cada una de las dos partes: En primer lugar, veamos el proceso de lectura del teclado de una forma algo mas detallada.

Para leer el teclado programamos el PORT B como salida y activamos secuencialmente las patas, de la 1 a la 4 inclusive, escribiendo los valores BCD del 0 al 2. Con esto activamos sucesivamente una y solo una de las filas del teclado (que son tres).

Al mismo tiempo exploramos con el Port A (programado como lectura), las siete columnas con los bits del 0 al 6.

Así, cada vez que activamos una fila, leemos las siete columnas secuencialmente. Si el valor leído es 1 en algún caso, la tecla correspondiente de fila y columna estará pulsada.

Véase a continuación el programa máquina que gestiona el teclado siguiendo esta idea.




Fig. 4.13. Esquema del teclado

```

1 *****
2 *
3 *      LECTURA DE UNA
4 *
5 *      TECLA
6 *
7 *****
8 LEEKB   LDA  ##00      ;PROGRAMA PORT
9         STA  PADDR
10        LDX  ##06
11        STX  PBDR
12 LEE1    LDA  PADDR
13         BNE  SI
14         INC
15        CPX  ##09
16         BNE  LEE1
17         JSR  ESCRIBE
18         JMP  LEEKB
19 SI      STX  AUX1
20        PHA
21        JSR  ESCRIBE
22        PLA
23        LDX  AUX1
    
```

```

24 LEE2    LDY  ##7F
25        DEY
26        BPL  LEE2
27        LDA  PADR
28        STA  AUX
29        TXA
30        SEC
31        SBC  ##06
32        BEQ  LEFIN
33 LEE3    CLC
34        LDA  ##06
35        ADC  AUX
36        DEX
37        BNE  LEE3
38 LEFIN   LDA  AUX
39        RTS

```

Hablemos ahora del display.

Debemos tener claro que cada display de siete segmentos debe ser reescrito cada cierto tiempo para que se mantenga constantemente encendido. Por ello, lo refrescaremos siempre que la CPU no tenga otra tarea más importante que hacer.

Para escribir en un determinado dígito del display programamos como salida el Port B y activamos las patas de 1 a 4 con el número en BCD correspondiente al dígito a escribir (del 4 al 9). En el port A (programado como salida) escribimos en los bits del 0 al 7 el carácter a escribir, con lo que cada bit encenderá el segmento correspondiente.




Fig. 4.14. Esquema del «Display»

Vamos el programa de control.

```

*
* *****
*
* RUTINA DE ESCRITURA
*
* EN EL DISPLAY
*
* *****
*
10 ESCRIBE LDA  ##7F      ;PROGRAMA PORT A
11        STA  PADDR
12        LDX  ##05      ;PREPARA BUFFER
13        LDY  OUTBF,X    ;LEE CODIGO
14        LDA  CODE,Y     ;CARGA CODIGO DISPLAY
15        STA  PADR       ;ESCRIBELO
16        LDY  ##7F      ;ESPERA UN RATO
17        DEY
18        BPL  UP
19        STY  PADR       ;REPROGRAMA PORT A
20        LDA  ##06
21        STA  PADDR     ;REPROGRAMA PORT B
22        DEX
23        BPL  ESCI
24        RTS

```

Utilizamos la tabla para encender los segmentos de cada dígito.

0	7	E
1	8	F
2	9	A
3	A	H
4	B	4
5	C	P
6	D	S

Fig. 4.15. Códigos para «Display»



00	01	02	03	04	05	06	07	08	09	0A	0B	0C	0D	0E	0F
10	11	12	13	14	15	16	17	18	19	1A	1B	1C	1D	1E	1F
20	21	22	23	24	25	26	27	28	29	2A	2B	2C	2D	2E	2F
30	31	32	33	34	35	36	37	38	39	3A	3B	3C	3D	3E	3F
40	41	42	43	44	45	46	47	48	49	4A	4B	4C	4D	4E	4F
50	51	52	53	54	55	56	57	58	59	5A	5B	5C	5D	5E	5F
60	61	62	63	64	65	66	67	68	69	6A	6B	6C	6D	6E	6F

46

A A P P 5 5 1 1  
 B b Q q 6 6 1 1  
 C c R r 7 7 8 8  
 D d S s 8 8 9 9  
 E e T t 9 9 1 1  
 F f U u + + 1 1  
 G g V v - - 1 1  
 H h W w + + 1 1  
 I i X x / / 1 1  
 J j Y y 1 1  
 K k Z z ) ) > >  
 L l 0 0 8 8 5 5  
 M m 1 1 - - 2 2  
 N n 2 2 1 1  
 O o 3 3 1 1

47

## CENTRONICS

El interface paralelo más usado es el CENTRONICS. En él se comunican los ocho bits de golpe por ocho líneas diferentes.

Uno de los datos principales de un interface es su velocidad de transmisión. Esta suele darse en baudios, que son los bits de información que transmite por segundo. Parece lógico que ésta sea lo más alta posible, pero hay que tener en cuenta que a mayor velocidad hay una mayor probabilidad que se cometan errores de transmisión (que los datos recibidos no sean los mismos que los emitidos).

Para su realización práctica usaremos el port A de la VIA para los datos y las líneas CA1 y CA2 para el protocolo.





Fig. 4.18. Conexión interfaz Centronics.

Vamos a ver cómo funciona este protocolo. Este es realizado automáticamente por la VIA, una vez programada para ello.

Vamos a ver el protocolo de lectura.

El periférico del que queremos leer debe mandar una señal por la li-



Realización práctica de entrada/salida.

nea CA1 de que está listo para recibir los datos (si nuestro periférico no dispone de ella, deberemos tener esta señal en nivel alto). Después el puerto leerá los datos, y mandará por la línea CA2 una señal de que ha recibido los datos.

En la siguiente figura se observa un cronograma de esta operación.




Fig. 4.19. Diagrama de tiempos del «Handshake» de escritura.

Veamos el protocolo de escritura:

Al escribir el dato a enviar en el registro del puerto éste genera la señal de dato listo en la línea CA2 y espera la señal de dato recibido en la línea CA1. Esto se observa en la siguiente figura:






Fig. 4.20. Diagrama de tiempos del «Handshake» de lectura.

En nuestro caso el protocolo del AMSTRAD sólo dispone de la línea de «Busy» (equivalente a la señal de dato recibido vista anteriormente)



PIN 1	STROBE	PIN 19	GND
PIN 2	D0	PIN 20	GND
PIN 3	D1	PIN 21	GND
PIN 4	D2	PIN 22	GND
PIN 5	D3	PIN 23	GND
PIN 6	D4	PIN 24	GND
PIN 7	D5	PIN 25	GND
PIN 8	D6	PIN 26	GND
PIN 9	D7	PIN 27	GND
PIN 11	BUSY	PIN 28	GND
PIN 14	GND	PIN 33	GND
PIN 16	GND		

Fig. 4.21. Conector paralelo Centronics.

El programa que gestiona este interfaz es el siguiente:

```

1 *****
2 *
3 *   PROG. CENTRONICS   *
4 *
5 *****
6 *
7 * PROGRAMACION DEL PORT A
8 * COMO ENTRADA/SALIDA
9 * INTERFACE CENTRONICS
10 *
11 * PARA LEER EL PUNTO DE ENTRADA
12 *   ES INCENT
13 *
14 * PARA ESCRIBIR ES OUTCENT
15 *
16 INCENT LDA #0 ;RUTINA DE ENTRADA
17 STA DRW ;PROGRAMA REG. DIRECCION
18 STA CENFLAO
19 JMP CONT
20 OUTCENT LDA #FFF ;RUTINA SALIDA
21 STA DRW ;PROGRAMA REG. DIRECCION
22 LDA #01
23 STA CENFLAO
24 CONT LDA #0 ;PARTE COMUN
25 STA PAU ;REGISTRO FLAGS INT.
26 LDA PCRV ;REGISTRO DE CONTROL
27 AND #11110000
28 ORA #00001000
29 STA PCRV
30 *
31 LDA ACRV ;REGISTRO AUXILIAR DE CONTROL
32 AND #11111110
33 ORA #00000001
34 STA ACRV
35 *
36 LDA #10000011
37 ORA IERV ;ACTIVACION DE INTER.
38 STA IERV
39 LDA #0
40 STA IPRV
41 CLI
42 RTS

```

Si se usase un periférico con las dos señales de protocolo, es decir, con la señal «ACK» (equivalente del papel representado por CA2 en lo visto anteriormente), el esquema de conexión sería idéntico, pero conectando CA2 a ACK.



## EXPLICACION DEL INTERFACE RS-232

El interface RS-232 (o V24) es uno de los interfaces serie más comúnmente utilizados para la transmisión de todo tipo de datos.


Muchos periféricos de ordenador disponen del mismo, como estándar, por lo que es obvia su gran utilidad y la conveniencia de disponer de él para conseguir una mayor versatilidad en un equipo informático. Sin embargo, y tal vez por la dificultad de obtener sus tensiones, muchos de los ordenadores personales carecen de esta interface (como, por ejemplo, la gama AMSTRAD).

Nosotros hemos adaptado nuestra fuente para que proporcione las tensiones necesarias. Más adelante explicaremos cómo utilizar nuestra placa microcomputadora como adaptador de interfaces RS232-CENTRONICS.

Como la transmisión es serie necesitaremos programar el Port B de la VIA adecuadamente, ya que el Port A no permite la adaptación de forma automática de paralelo (del bus de datos: ocho bits) al canal serie que necesitamos.


El RS-232 funciona con lógica negativa. Esto quiere decir que cuando queramos transmitir un «0» debemos transmitir un valor de tensión positivo (+12, aunque permite en teoría cualquiera en el rango +5+15) y cuando deseamos transmitir un «1» negativo (-12 (-5-15)). Por estas razones, necesitamos hacer un cambio en el nivel de tensiones a la salida serie de la VIA, esto se puede hacer con el circuito de la figura 4.22. En ella se puede ver también unas indicaciones acerca del conector, el patillaje, etc.

Interface RS-232



a


En cada canal de I/O necesitaremos un adaptador de nivel como el de la figura:



La puerta P forma parte del IC. 74LS27 (que tiene cuatro puertas NAND).

b

El conector RS 232/V24




- 1 Masa del chasis \*
- 2 Emisión de datos  $\leftarrow$  a CB2
- 3 Recepción de datos  $\rightarrow$  CB2
- 4 Solicitad de emisión \*
- 5 Listo para emitir \*
- 6 Bloqueo de datos listo \*
- 7 Masa de señal \*
- 8 Detección de portadora

- 9-14. No utilizados
15. Bit de sincronización interno para emisión. a CB1
16. No utilizado
17. Bit de sincronización de recepción, procede del emisor. a CB1
- 18-19. No utilizados
20. Terminal de datos listo
21. No utilizado
22. Indicador de llamada entrante
23. Selector de velocidad de transmisión
24. Bit de sincronización de emisión hacia el dispositivo de transmisión (a CB1)
25. No utilizado

c

Una forma sencilla de conexión sería la siguiente:



Con este montaje (asíncrono) necesitaríamos dos cambiadores como el de la figura

d  
Fig. 4.22.

Explicamos brevemente cómo se programa el PORT B de la VIA para la gestión serie (→ RS-232/V24).

*Como entrada*

	bits ACR	
	234	
Asíncrono	011	bits → ACR: 76
Síncrono	001	11

*Como salida*

	bits ACR	
	234	
Asíncrono	111	bits → ACR: 76
	100	11

En el caso síncrono habrá que escribir en T1 (registro de la VIA) el periodo correspondiente.

Cada vez que llegue la señal de sincronismo por CB1 se provoca IRQ, que debe estar habilitada cuando se use el interface gestionándolo por interrupción: ver el capítulo sobre la VIA.

Dependiendo de las características que el usuario desee, se debe programar el registro de control de la VIA consecuentemente. En el programa máquina de gestión del Interface se explican más detalladamente los pasos a seguir.

```

1 *****
2 *
3 *   PROG. RS = 232/V 24
4 *
5 *****
6 * HAY DOS PUNTOS DE ENTRADA
7 * INRS PARA LA RUTINA DE ENTRADA
8 * Y OUTRS PARA LA DE SALIDA
9 *
10 INRS   LDA  ACRV      ;PROGRAMA EL REGISTRO AUXILIAR
11        AND  W%11100001 ;DE CONTROL
12        ORA  W%00001110
13        STA  ACRV
14        LDA  PCRV      ;IDEM REGISTRO DE CONTROL
15        AND  W%00001111
16        ORA  W%10000000
17        STA  PCRV
18        LDA  W0
19        STA  RSFLAG    ;RSFLAG=0 -> ENTRADA
20        JMP  CONTI
21 OUTRS  LDA  ACRV      ;IDEM REGISTRO AUXILIAR DE
22        AND  W%11100001 ;CONTROL
23        ORA  W%00001110
24        STA  ACRV
25        LDA  PCRV      ;IDEM REGISTRO DE CONTROL
26        AND  W%00001111
27        ORA  W%00000000
28        STA  PCRV
29        LDA  W1
30        STA  RSFLAG    ;RSFLAG=1 -> SALIDA
31 CONTI  LDA  W0
32        STA  IFRV      ;ACTIVAMOS LA INTERRUPCION
33        LDA  IERV      ;CORRESPONDIENTE
34        ORA  W%10000100
35        STA  IERV
36        CLI
37        RTS

```

;PR#0


Como se observa en el programa, la velocidad de transmisión es programable por software, por lo que podrá variar según la aplicación.

## AMPLIACIONES

Con lo visto hasta ahora ya tenemos la versión básica de nuestro ordenador. Por sobrar líneas de los puertos de entrada/salida que se pueden usar para posibles ampliaciones.

Para añadirle más memoria a nuestro ordenador será necesario colocar más decodificadores para generar la señal de selección de chips, según la cantidad de memoria que queramos añadir. Para ello, debemos observar en el mapa de memoria qué zonas están libres.

Como conexión mínima:



Una vez vista la zona en la que queremos colocar la memoria debemos ver qué direcciones, en binario, le corresponden; con ello diseñaremos un circuito combinatorial que detecte dichas direcciones.

**E**n este capítulo trataremos de la «inteligencia» del ordenador. Con un mismo hardware se pueden realizar muchas funciones distintas, que sólo dependerán de la imaginación de quien realice los programas.

Para guardar el programa seleccionamos una EPROM capaz de almacenar 2 Kbytes (2048 bytes), por ser las más fáciles de localizar en el mercado y aunque pueda parecer extraño, son más baratas que las EPROM de 1 Kbyte (1024 bytes) (porque al ser más antiguas escasean en el

mercado).

De todas formas, siempre podremos utilizar lo que sobra de RAM para introducir programas.

Por ello, realizamos dos tipos de programas: un pequeño editor que nos permita introducir nuestros programas en código máquina, depurarlos y ejecutarlos, y un programa de reloj de veinticuatro horas, que permita ejecutar una rutina definida por el usuario al llegar una hora predeterminada.

Junto a estos programas existen diversas rutinas, que éstos utilizan, que gestionan los recursos del sistema, tales como el teclado, el display, los interfaces serie y paralelo.

Siempre podremos poner en la RAM libre nuestras propias aplicaciones, además, la mitad de la EPROM está vacía. En ella podremos almacenar nuestras utilidades.

## EDITOR

La parte principal de este programa está realizado por un bucle que espera que se pulse alguna tecla.

Si la tecla pulsada es de alguna de las funciones, lo que detecta por ser su código mayor que \$F, ejecuta la rutina.






Fig. 5.1. Organigrama del bucle principal.

Para la ejecución de dicha función toma la dirección de una tabla, indexándola con el código de dicha función.

Almacena dicho dato en FUNC y ejecuta un salto indirecto a dicha posición, con lo que la dirección efectiva es la que almacenamos anteriormente.

13	SBC	W#10	¡TRANSFORMAR TECLA
14	ASL		¡EN VALOR
15	TAX		¡PARA CALCULAR DIRECCION
16	LDA	TABLA,X	¡DE LA FUNCION
17	STA	FUNC	
18	INX		
19	LDA	TABLA,X	
20	STA	FUNC+1	
21	JMP	(FUNC)	¡EJECUTA LA FUNCION

Veamos ahora las distintas funciones del editor.

Para observar el contenido de una posición de memoria pulsaremos la tecla de función DIR, seguida de cuatro cifras hexadecimales, que serán la dirección a observar.

En el display aparecerá la dirección pulsada y el dato contenido en ella, en hexadecimal.

Si queremos observar el contenido de la dirección de memoria siguiente bastará con pulsar la tecla +.

Para observar el contenido de la anterior posición de memoria pulsaremos la tecla -.

Si ahora queremos modificar la posición de memoria cuyo contenido estamos observando bastará con pulsar la tecla de función DATO y dos cifras hexadecimales que representarán el nuevo contenido de dicha posición de memoria.

Con esto podemos observar y modificar cualquier posición de memoria de nuestro ordenador, pero ¿cómo ejecutar un programa?

Para ejecutar un programa pulsaremos DIR y la dirección en que comienza el programa. Después pulsaremos RUN y dicho programa comenzará a ejecutarse.

Además de observar las posiciones de memoria podríamos querer observar y modificar los registros internos de la CPU.

Para observar el contenido de cualquier registro pulsaremos, sucesivamente, las teclas DIR, DATO y una tercera que representará el código del registro a visualizar. Los códigos son:

- A para el acumulador
- 0 para el registro X
- 1 para el registro Y
- 2 para el registro de status
- 3 para el puntero del stack

Una vez realizada la anterior función si queremos modificar alguno de estos registros bastará con pulsar la tecla DATO y las dos cifras hexadecimales que representen el nuevo contenido.

```

1 *****
2 *                                     *
3 *      BUCLE PRINCIPAL              *
4 *                                     *
5 *****
6 ENTRADA JSR LDAT
7          JSR LEEKB          ¡LEE TECLA
8 ENT1    CMP W#10           ¡SI ES UN NUMERO
9          BMI ENTRADA        ¡IGNORALO
10         CMP W#14           ¡SI ERROR
11         BPL ENTRADA        ¡IGNORALO
12         SEC
  
```

Con lo visto hasta ahora si queremos escribir nuestros propios programas deberemos realizar las siguientes funciones:

- Escribir el programa en lenguaje ensamblador.
- Traducir, mediante la tabla que se da en uno de los apéndices, las instrucciones por su correspondiente código hexadecimal.

Pulsaremos la tecla DIR seguida de la dirección en que comienza nuestro programa.

Pulsaremos DATO y el código de la primera instrucción.

Pulsaremos +, DATO y el código siguiente. Esta última operación la repetiremos hasta completar el programa.

Pulsaremos la tecla DIR y la dirección de comienzo de nuestro programa y con la tecla RUN lo ejecutaremos.

Por último, para detener la ejecución de un programa y regresar al monitor, pulsaremos RESET.

## TEMPORIZADOR

Es otra rutina del monitor. Programa un reloj de veinticuatro horas. Para ejecutarlo debemos pulsar DIR, la dirección \$FF2F y la tecla RUN.

Tras esta operación introduciremos la hora actual con ocho dígitos (dos para la hora, dos para los minutos y dos para los segundos). Y otros ocho para la hora en que queramos que se ejecute una rutina, cuya dirección colocaremos previamente en las posiciones de memoria \$28 y \$29.

Tras esto, el reloj entrará en funcionamiento.

# E

Neste capítulo veremos algunos de los posibles usos del ordenador anteriormente desarrollado. Estos son algunos de los muchos posibles, ya que las posibilidades son prácticamente ilimitadas.

Los casos aquí estudiados son: un adaptador del interface RS-232 a CENTRONICS, y viceversa, y un temporizador para el control de algún electrodoméstico.

## ADAPTADOR RS-232-CENTRONICS (Y VICEVERSA)

Esta aplicación pretende proporcionar al usuario de un ordenador personal que posea uno de los dos interfaces, pero carezca del otro, la posibilidad de utilizar ambos, lo que le permitirá conectar su ordenador a otros periféricos sin un desembolso excesivo.

Habrà, por tanto, dos maneras de utilizar la placa microcomputadora como interface:

1. Entrada RS-232 → Salida CENTRONICS
2. Entrada CENTRONICS → Salida RS-232

## NECESIDADES HARDWARE

Hace falta para ambas el adaptador (o adaptadores) de nivel explicados en el apartado del interface RS-232/V24, así como ambos conectores estándar RS-232 y CENTRONICS.

## NECESIDADES SOFTWARE

Proponemos el siguiente programa máquina para la gestión de los interfaces en esta aplicación. Es importante seguir paso a paso las explicaciones al margen para comprender con detalle los pasos a seguir.

El usuario podrá siempre cambiar el programa para adaptarlo a sus propias necesidades.

Para la primera aplicación:

```

1L
1 *PROGRAMA MISMOS BUFFER
2 *PARA LA ENTRADA Y SALIDA
3   LDA  #000
4   STA  CENBUFP
5   STA  RSBUFF
6   LDA  #008
7   STA  CENBUFP+1
8   STA  RSBUFF+1
9   JSR  CENOUT      ;PROGRAMA CENTRONIS SALIDA
10  JSR  RSIN        ;PROGRAMA RS-232 ENTRADA
11  RTS              ; LO HACE

```

Para la segunda:

```

0
1L
1 *PROGRAMA MISMOS BUFFER
2 *PARA LA ENTRADA Y SALIDA
3   LDA  #000
4   STA  CENBUFP
5   STA  RSBUFF
6   LDA  #008
7   STA  CENBUFP+1
8   STA  RSBUFF+1
9   JSR  CENIN      ;PROGRAMA CENTRONIS ENTRADA
10  JSR  RSOUT      ;PROGRAMA RS-232 SALIDA
11  RTS              ; LO HACE

```

En cualquier ordenador se mandarán los datos igual que se escribe por impresora.

## TEMPORIZADOR

Como ejemplo más típico damos un controlador programable de un electrodoméstico.

Programando el temporizador de la RIOT para realizar un reloj de veinticuatro horas, podemos saber qué hora es.

Cuando llegue la hora asignada a través de un relé, interruptor controlado por tensión, podemos enchufar y desenchufar el aparato.




Fig. 6.1. Controlador utilizado por el temporizador.

Aquí se observa el programa encargado de ello:

```

0
1L
1   LDA  DRPAR      ;CARGA CONTENIDO REG. CONTROL P.A
2   ORA  #X10000000 ;COLOCA PAZ COMO SALIDA
3   STA  DRPAR      ;PROGRAMALO
4   LDA  #X10000000 ;COLOCA VALOR EN SALIDA
5   STA  PAR        ;FINALIZA
6   RTS

```



## APENDICE A SISTEMAS DE NUMERACION Y SU REPRESENTACION EN EL ORDENADOR

La notación binaria (base 2) es otra forma de expresar los valores de los números. Nuestro sistema usual, el decimal (base 10) usa la combinación de diez dígitos, del cero al nueve. Los números escritos en notación binaria usan sólo dos dígitos, cero y uno. Cada posición ocupada por un dígito binario (un 0 o un 1) se llama bitio (o bit).

Internamente el ordenador representa el 1 por un valor de 5 V (valor alto) y el 0 por un voltaje nulo (valor bajo).

### NOTACION DECIMAL

En notación decimal cada dígito en número representa una potencia de 10. Por ejemplo, el número 2408 en notación decimal puede escribirse en forma expandida, así:

$$(2 \times 10^3) + (4 \times 10^2) + (0 \times 10^1) + (8 \times 10^0)$$

Lo que es igual a 2408, como puede verse a continuación:

$$\begin{array}{r} 2 \times 10^3 = 2 \times 1000 = 2000 \\ 4 \times 10^2 = 4 \times 100 = 400 \\ 0 \times 10^1 = 0 \times 10 = 0 \\ 8 \times 10^0 = 8 \times 1 = 8 \\ \hline 2408 \end{array} \quad +$$

(Obvio.)

## NOTACION BINARIA

En notación binaria la que usa el ordenador internamente, cada dígito representa una potencia de 2. Por ejemplo, el número binario 101101 puede escribirse como:

$$(1 \times 2^5) + (0 \times 2^4) + (1 \times 2^3) + (1 \times 2^2) + (0 \times 2^1) + (1 \times 2^0)$$

A continuación están las sucesivas potencias de 2 y su valor decimal

$2^{14}$	$2^{13}$	$2^{12}$	...	$2^3$	$2^2$	$2^1$	$2^0$
16384	8192	4096	...	8	4	2	1

El equivalente decimal de 101101 puede calcularse así:

$$1 \times 2^5 = 1 \times 32 = 32$$

$$\begin{aligned} 1 \times 2^4 &= 0 \times 16 = 0 \\ 1 \times 2^3 &= 1 \times 8 = 8 \\ 1 \times 2^2 &= 1 \times 4 = 4 + \\ 1 \times 2^1 &= 1 \times 2 = 2 \\ 1 \times 2^0 &= 1 \times 1 = 1 \end{aligned}$$

45

## OPERACIONES LOGICAS

Las operaciones lógicas se hacen bit a bit:

Las reglas para las cuatro operaciones lógicas se dan a continuación:

### Operador Regla

AND	Si los dos bits son 1, el resultado es 1. Si algún bit es 0, el resultado es 0.
OR	Si algún bit es 1, el resultado es 1. Si los dos bits son 0, el resultado es 0.
XOR	Si algún bit, pero no los dos, es 1, el resultado es 1. Si los dos bits son 0, el resultado es 0.
NOT	Si el bit es 1, el resultado es 0. Si el bit es 0, el resultado es 1.

### Ejemplo:

Cuando se realizan operaciones binarias con los números 77 y 67, es-  
tos son primero convertidos a notación binaria. El número 77 se represen-

ta en 16 bits, como 0000000001001101 y el número 67 se representa en 16 bits, como 0000000001000001. El resultado de hacer AND, OR y XOR con los dos valores es el siguiente:

	0000.0000.0100.1101
	0000.0000.0100.0001
AND:	0000.0000.0100.0001
OR:	0000.0000.0100.1101
XOR:	0000.0000.0000.1100

La resta de dos números binarios se hace sumando el primero al complementario del segundo.

Para obtener el complemento a 2 de un número binario, se cambia cada 1 por un 0 y cada 0 por 1. Entonces se suma 1 al número obtenido. Por ejemplo, el complemento a 2 de 77 se obtiene como se indica a continuación:

77 en binario	0000000001001101
Cambiando bits	111111110110010
Sumando 1	1
-77 en binario	111111110110011

El bit más a la izquierda = 1 significa número negativo.  
negativo.

Para una descripción más detallada de la aritmética binaria busquese en un libro sobre la materia.

### Ejemplo:

Para convertir un número de notación decimal a binaria se reduce progresivamente el número decimal por la potencia de 2 mayor que no sobrepase al número hasta que éste sea nulo.

El número decimal 77 puede convertirse a notación binaria usando la técnica siguiente.

La potencia de 2 mayor que contiene el número 77 es 64 ( $2^6$ ). Ponemos un 1 en esa posición del número binario, como se muestra a continuación:

128	64	32	16	8	4	2	1
0	1	0	0	0	0	0	0

Restamos a 77 el 64, con lo que tenemos 13. La potencia mayor de 2 que contiene 13 es 8 ( $2^3$ ), con lo que colocamos un 1 en esa posición. Restamos a 13 el 8 y queda 5. La potencia de 2 mayor que contiene a 5 es 4 ( $2^2$ ) y colocamos un 1 en su lugar, restamos 5 a 4 y queda 1, con lo que colocamos un 1 en la posición de  $2^0$ .

El número 77 en notación binaria resulta:

128	64	32	16	8	4	2	1
0	1	0	0	1	1	0	1

Se puede comprobar la exactitud de la conversión así:

$$0 \cdot 2^7 + 1 \cdot 2^6 + 0 \cdot 2^5 + 0 \cdot 2^4 + 1 \cdot 2^3 + 1 \cdot 2^2 + 0 \cdot 2^1 + 1 \cdot 2^0 = 77$$



## NOTACION HEXADECIMAL

En notación hexadecimal existen 16 posibles números. Como solo existen 10 números (0-9), los siguientes números se representan mediante letras. Casualmente un número hexadecimal se representa por cuatro dígitos binarios, por lo que esta notación se utiliza para acortar la representación de cantidades binarias.

Binario	Hexadecimal	Decimal
0000	0	0
0001	1	1
0010	2	2
0011	3	3
0100	4	4
0101	5	5
0110	6	6
0111	7	7
1000	8	8
1001	9	9
1010	A	10
1011	B	11
1100	C	12
1101	D	13
1110	E	14
1111	F	15

Por ello, un número binario de 8 bits se representará como dos dígitos hexadecimales:

$$11110000 = F0$$

Para realizar la conversión de decimal a hexadecimal la cosa se complica un poco, ya que debemos ir dividiendo por 16 y tomando los restos; pero como esto es un poco complicado, recomendamos pasar previamente a binario.

La forma de sumar dos números hexadecimales es igual a la utilizada en decimal. Veamos un ejemplo:

$$\begin{array}{r}
 3A \\
 + BC \\
 \hline
 EC
 \end{array}
 \quad
 \begin{array}{l}
 A + 2 = B + 1 = C \\
 B + 3 = C + 2 = D + 1 = E
 \end{array}$$

La resta también sería igual.

Queda por indicar que para indicar la base en que se representa cada número existe una notación usada por todos los programas ensambladores:

- Decimal: Se escribe tal cual: 255.
- Binario: Se antecede de %: %111111.
- Hexadecimal: Se antecede de \$: \$FF.



## APENDICE B

### CONSEJOS A LA HORA DE MONTAR EL CIRCUITO

No se debe olvidar, en primer lugar, que todo circuito integrado debe tener sus patillas de alimentación conectadas a la fuente, aunque no conste en alguna de las figuras de los circuitos. Para ello debe estudiarse detenidamente el patillaje de los mismos del apéndice. Si realizamos ampliaciones por nuestra cuenta, debemos sumar el consumo en mA de todos los chips para comprobar que nuestra fuente es suficiente. En caso contrario, deberíamos sobredimensionarla.

También es aconsejable realizar primeramente un prototipo en esas placas de pinchar componentes (pinchómetro, según los entendidos), fáciles de encontrar en cualquier tienda del ramo y que evitan la engorrosa tarea de desoldar para hacer modificaciones.

Si el lector tiene algo más de práctica en el cacharreo electrónico, puede montar su prototipo, que, si funciona, probablemente haga definitivo en alguna de las placas con pistas pregrabadas y agujereadas que se venden en el mercado. El número de cablecillos será grande, pero si el montaje se hace con orden y ajustando la longitud de los mismos, el resultado puede ser aceptable. (Aunque siempre habrá el riesgo de las capacidades entre cablecillos, que provocarán efectos indeseados.)

Si la cosa se hace más en serio, y se pretende hacer una placa de circuito impreso «elegante», es aconsejable recurrir al tablero de dibujo o utilizar un programa de diseño de los que ya existen para ordenadores personales (Smartwork, AutoCad, etc., para PC y compatibles, por ejemplo). De todas formas, para más información sobre las técnicas al uso es conveniente la consulta de bibliografía sobre el tema, imposible de tratar en un libro de estas dimensiones.

Si se sueldan circuitos integrados directamente, aunque es totalmente aconsejable el uso de zócalos (que, además, facilita la sustitución en caso de fallos), no deben calentarse más que lo que el tacto de cada uno pueda soportar. (Es una buena regla.)

Otro tema importante es el de los conectores. Cuanto mejores, más caros, pero más fiables. En nuestro caso no es necesario demasiada desembolso, pero, eso sí, deben de soldarse bien (algo difícil). Es evidente que un conector estándar, por ejemplo el RS-232/V24, no tiene más remedio que cumplir la norma, por lo que será caro. (Relativamente.)

Se aconseja el uso de conectores entre placas si se desea hacer el ordenador de forma modular. Esto permite que con una misma arquitectura básica podamos usar nuestro ordenador para muchas cosas. Por ejemplo, si ponemos un conector de placa a la salida de la VIA y es RIOT, podremos cambiar el tipo de periféricos con sólo cambiar de placa adaptadora y de programa de gestión de los controladores de periféricos, según el caso.

Los dos principales problemas a la hora de la realización práctica de un circuito digital, con los que suele toparse todo el mundo, son el acople y los glitches. Estos dos fantasmas que siempre acechan se pueden evitar. El primero, utilizando pequeños condensadores de desacople entre las salidas de los chips digitales de alimentación y masa (se aconseja el valor de unos 100 nF). El segundo, realizando un diseño adecuado. En nuestro caso, la velocidad de reloj es lo suficientemente lenta (1 MHz) para que carezca de importancia.

Cuando vayamos a soldar, debemos utilizar un soldador eléctrico de baja potencia (aproximadamente 15 W), para no dañar el circuito, y estar de uso electrónico. (Se vende en rollos y lleva núcleo de resina para facilitar su fundición.)

Si se utilizan cables, deben utilizarse siempre lo más cortos posible, para evitar capacidades parásitas.

En el mercado electrónico de componentes los precios son enormemente variables, pudiendo cambiar en casi un 100%, dependiendo del establecimiento. Por ello, es aconsejable ir a varias tiendas antes de hacer nos con el material que necesitemos.

Hablemos de la EPROM. Como ya hablamos dicho anteriormente, la EPROM es una memoria de sólo lectura (ROM) que permite ser reprogramada. Esto quiere decir que existen en el mercado unos aparatos especiales para grabarlas. Está claro que sólo es aconsejable comprar (o hacerlo, para los hábiles) un grabador de EPROM, si se graban muchas.

En nuestro caso, que sólo vamos a grabar una, esto sería superfluo. Por ello, debemos buscar algún establecimiento del ramo en el que nos la graben a partir del listado hexadecimal. (Ver apéndice E.)

En algunas tiendas, si compramos en ellas la EPROM, la programan gratis (en Madrid).

Si el lector es de provincias, y está muy desesperado, puede buscar en alguna revista electrónica algún artículo que describa cómo montar el grabador. (Se aconseja experiencia para intentarlo.)

Los chips de la familia CMOS son muy sensibles a las corrientes estáticas (al contrario que los TTL). Esto quiere decir que si tocamos las pata-

llas (terminales) con los dedos, pueden deteriorarse. Por eso suelen venir en tubos de plástico antiestáticos o envueltos en papel de aluminio. Cuando los vayamos a montar en su zócalo debemos agarrarlos por el cuerpo.

Aconsejamos que antes de alimentar el circuito se realice un repaso concienzudo del montaje para localizar posibles fallos:

- Soldaduras frías: Parece soldado, pero no hace buen contacto eléctrico.

- Cortocircuitos: Entre pistas por gotas de soldadura, etc.

- Circuitos abiertos: Pistas cortadas, etc.

- Mala orientación al enchufar los C.I. (pueden estropearse).

- Otras múltiples razones por las cuales no puede funcionar:

- Aparatos eléctricos cerca (interferencias)

- Falta de alimentación de algún integrado.

- Etc.

Por último, para los que vayan a diseñarse su propio circuito impreso a partir del circuito teórico que proporcionamos, les aconsejamos utilizar métodos fotográficos para realizar la placa (resina fotosensible, copia de papel vegetal, etc.).

Deseamos suerte y aconsejamos paciencia a todos.

## APENDICE C FUENTE DE ALIMENTACION

Aún no nos habíamos ocupado de alimentar a nuestro ordenador. Para que los circuitos integrados funcionen deben «enchufarse». La mayoría de ellos van conectados a 5 voltios, aunque los relacionados con el RS-232 irán conectados a  $\pm 12$  voltios. Para ello diseñaremos una fuente de alimentación que de los 220 V alterna de la red nos dé 5 y  $\pm 12$  voltios de corriente continua.




Fig. C.1

La fuente de 5 voltios proporciona una corriente máxima de 1 amperio, la de  $\pm 12$  sólo 100 mA.

Se ha incluido un led (diodo emisor de luz) que estará encendido si la fuente funciona adecuadamente.



No debe olvidarse el colocar un disipador de potencia al circuito integrado LM 309 (C12), pues de lo contrario éste se sobrecalentaría demasiado, pudiendo llegar a destruirse.




Fig. C.2. Patillajes integrados.

En el apéndice D se dan los patillajes de todos los componentes utilizados.

## APENDICE D LISTADO FUENTE DEL PROGRAMA MONITOR

Aquí presentamos el listado fuente del programa monitor. Para los no habituados a este tipo de listados en lenguaje ensamblador diremos lo siguiente:

Las líneas tienen el siguiente formato:

Listado hexadecimal	N.º línea (tres dígitos)	Listado en ensamblador o comentarios
XXXX : XX XX XX		

Los cuatro primeros dígitos (en hexadecimal) indican la dirección a partir de la cual se deben almacenar los números de dos dígitos siguientes, que pueden ser 1, 2 ó 3, dependiendo de la longitud de la instrucción ensamblador. (No se olvide que dos dígitos hexadecimales  $\$XX = 1$  byte).

El número de línea indica solamente el orden, en el listado y no es relevante de cara a lenguaje máquina (segundo campo).

En el tercer campo puede haber dos cosas:

— Si en el primero existía algo (números en hexadecimal), está claro que hay una instrucción en lenguaje ensamblador (ver tema II) y después de ella en el espacio que sobra de la línea puede haber un comentario separado por el «;».

— En caso contrario, comenzará la línea con un asterisco «\*» que indica que toda ella es un comentario (o un título) y no es relevante de cara al ensamblado (aunque puede ser muy importante para el programador).

En la zona dedicada a la instrucción en ensamblador hay tres campos:

— El primero (vacío o no) es el campo para la etiqueta (nombre de variable de dirección = 2 bytes).

— El segundo es el dedicado al nemónico (Código de Operación).

— El tercero es el dedicado al operando, que puede ser:

- Una etiqueta (16 bits = 2 bytes = dirección).
- Una variable (8 bits = 1 byte = dirección o dato).
- Un número de 8 a 16 bits en cualquier sistema de numeración que representará dirección o dato según el caso:

n → decimal  
\$n → hexadecimal  
%n → binario  
&n → octal

Al final del listado van dos tablas con los nombres de las variables y etiquetas utilizadas y su valor (? indica que son sólo orientativas)

RAM

```

1 *****
2 *
3 *
4 * MONITOR MICRO *
5 * *****
6 *
7 *
8 *****
9 *
10 * VARIABLES DEL SISTEMA
11 * INCLUIDA EN PAG. 0
12 *
13 SRES EQU ADDR1
14 PRES EQU ADDR1
15 STKP EQU STACK+1
16 ADC EQU STACK+1
17 DIRL EQU ADDR+2
18 DIRH EQU DIRL+1
19 INCR EQU STACK+2
20 MINP EQU ADDR+1
21 OUTP EQU ADDR+1
22 ROP EQU OUTP+1
23 AOUT EQU ADDR+1
24 OUTOP EQU ADDR+1
25 COMPLP EQU COMPLAND+1
26 COMBUP EQU COMPLAND+1
27 COMPLP EQU COMBUP+2
28 ROPUP EQU ROPFLUP+1
29 PLUP EQU ROPUP+2
30 INUP EQU PLUP+2
31 MOP EQU STACK+2
32 MOP1 EQU MOP+1
33 MIN EQU MOP+1
34 MIN2 EQU MOP+1
35 RES EQU MIN+1
36 RES1 EQU RES+1
37 RES2 EQU RES+1+1
38 MIN EQU RES+1
39 RES EQU RES+2
40 MOP EQU RES+1
41 INOP EQU RES+2
42 *
43 * DEFINICION DE LAS MAÑANAS
44 * DE LAS TECLAS DE FUNCION
45 *
46 MAE EQU 010
47 MENC EQU 011

```

```

48 PUN EQU 012
49 DIR EQU 013
50 DIR EQU 014
51 *
52 * DIRECCION DE LOS REGISTROS
53 * DE LA RIOT
54 *
55 ADDR EQU ADDR0 DIRECCION PORT A RIOT
56 ADDR EQU ADDR1 DIRECCION PROGRAMAR PORT A RIOT
57 ADDR EQU ADDR2 DIRECCION PORT B RIOT
58 ADDR EQU ADDR3 DIRECCION PROGRAMAR PORT B RIOT
59 ADDR EQU ADDR4 PLACES NEGATIVO SIN INTER.
60 ADDR EQU ADDR5 PLACES POSITIVO SIN INTER.
61 ADDR EQU ADDR6 PLACES NEGATIVO CON INTER.
62 ADDR EQU ADDR7 PLACES POSITIVO CON INTER.
63 T1S1 EQU ADDR8 REG CONTADOR 1 SIN INTER.
64 T1S2 EQU ADDR9 REG CONTADOR 2 SIN INTER.
65 T1S3 EQU ADDR10 REG CONTADOR 3 SIN INTER.
66 T1S4 EQU ADDR11 REG CONTADOR 1024 SIN INTER.
67 T1S5 EQU ADDR12 REG CONTADOR 5 CON INTER.
68 T1S6 EQU ADDR13 REG CONTADOR 0 CON INTER.
69 T1S7 EQU ADDR14 REG CONTADOR 0 CON INTER.
70 T1S8 EQU ADDR15 REG CONTADOR 256 CON INTER.
71 *
72 * DIRECCION DE LOS REGISTROS
73 * DE LA RIOT
74 *
75 PUN EQU ADDR16 PORT A DE VIA
76 PUN EQU ADDR17 PORT B DE VIA CON HARDWARE
77 DIR EQU ADDR18 PROGRAMACION PORT B DE VIA
78 DIR EQU ADDR19 PROGRAMACION PORT A DE VIA
79 DIR EQU ADDR20 PROGRAMACION SIN T1
80 DIR EQU ADDR21 PROGRAMACION ALTA T1
81 DIR EQU ADDR22 REGISTRO Y1 SIN T1
82 DIR EQU ADDR23 REGISTRO Y1 SIN T1
83 DIR EQU ADDR24 REGISTRO T2 SIN T1
84 DIR EQU ADDR25 REGISTRO T2 SIN T1
85 DIR EQU ADDR26 REGISTRO REEMPLAZANTE
86 DIR EQU ADDR27 REGISTRO REG. DE CONTROL
87 DIR EQU ADDR28 REGISTRO DE CONTROL
88 DIR EQU ADDR29 REGISTRO ALARMA T1/T2
89 DIR EQU ADDR30 REGISTRO ACTIVACION INTER.
90 DIR EQU ADDR31 PORT A SIN HARDWARE
91 *
92 * CONTENIDO DEL CONTENIDO
93 * DE LA EPROM
94 *
95 DIR EQU 01000
96 *
97 * RESERVA DE ESPACIO PARA
98 * LAS RUTINAS DEL
99 * EDITOR
100 *
101 *
102 * LAS RUTINAS DEL SISTEMA NO OCUPAN MÁS DE LA
103 * MITAD DE LA CAPACIDAD DE LA EPROM POR LO QUE
104 * LA PARTE INFERIOR DE LA MEMORIA ESTÁ LIBRE
105 * PARA LAS APLICACIONES DEL USUARIO
106 *
107 * DE LA
108 *
109 * TABLA DE LAS DIRECCIONES
110 * DE LAS FUNCIONES DEL
111 * EDITOR
112 *
113 TABLA OFD 0101/256
114 OFD 0101
115 OFD 0101/256
116 OFD 0101/256
117 OFD 0101/256
118 OFD 0101/256

```





```

FD06: E8      250      INK
FD07: 15 0C    251      ORA OUTBF,X
FD08: 40      252      RTS
253 *****
254 *          *
255 *          *
256 *          *
257 *          *
258 *          *
FD0A: 20 D7 FD 240      DIRL JBR LEEB8 ILEE TECLA
FD0B: C9 10    241      CMP #010
FD0C: 10 0A    242      BMI DIRREC IVER SI ES DAT
FD0D: C5 14    243      CMP DAT IJA A DISPA
FD0E: 00 05    244      BNE DIRL IPROGRAMA EL BUTER DE SALIDA
FD0F: F0 1B    245      BEQ DIRDAT
FD10: A2 03    246      DIREC LDA #000
FD11: 06 08    247      STX MINBF
FD12: A9 04    248      LDA #004
FD13: B5 0A    249      STA MAIBF
FD14: 20 BA FD 270      JBR LEBAT ILEE DIRECCION ALMACENADA
FD15: A9 00    271      LDA #000
FD16: 30 12 00 272      JBR ADP
FD17: B5 0B    273      STA DIRH
FD18: 08      274      INK
FD19: 20 12 00 275      JBR ADP
FD1A: B5 07    276      STA DIRL
FD1B: 4C BD FC 277      JMP ENTRADA IJA AL BUCLE PRINCIPAL
278 *****
279 *          *
280 *          *
281 *          *
282 *          *
283 *          *
284 *****
FD22: 20 D7 FD 285      DIRDAT JBR LEEB8 ILEE TECLA
FD23: 09 0A    286      CMP #00A
FD24: 03 03    287      BNE DAT1 IVER SI ES EL ACUMULADOR
FD25: A9 04    288      LDA #004
FD26: A8      289      TAY
FD27: A4 F7    290      DAT1 LDA #07F ICOLOCA ESPACIOS VACIOS
FD28: B5 12    291      STA ADP IEN EL BUFFER DE SALIDA
FD29: B5 DC    292      STA OUTBF
FD2A: B5 3D    293      STA OUTBF+1
FD2B: B5 DE    294      STA OUTBF+2
FD2C: B5 FE    295      LDA CONE
FD2D: B5 FF    296      STA OUTBF+3
FD2E: A2 04    297      LDA #004
FD2F: 20 2C FE 298      JBR GUARDA ILO ESCRIBE
FD30: B5 0F FD 299      JBR ESCRIBE
FD31: 20 D7 FD 300      JBR LEEB8 ILEE TECLA
FD32: C5 14    301      CMP DAT IVE SI ES DAT
FD33: F0 08    302      BEQ DAT2
FD34: B8      303      PMA
FD35: 30 15 FE 304      JBR LDAT ICONVERTE DATOS PARA DISPLAY
FD36: C3 CC FE 305      JMP ENTI
FD37: A4 12    306      LDY DAT2 ITR A EJECUTAR DIRDAT
FD38: 20 DF FE 307      JBR DAT1
FD39: 4C BD FC 308      JMP ENTRADA
309 *****
310 *          *
311 *          *
312 *          *
313 *          *
314 *          *
315 *          *
316 *          *
317 *          *
318 *****

```

```

FD3A: A4 08    319      LEDAT LON MINBF
FD3B: 20 D7 FD 320      LEI LON LEEB8 ILEE TECLA
FD3C: C5 11    321      CMP MENOS ICOMPRUEBA SI ES MENOS
FD3D: F0 09    322      BEQ BK
FD3E: B5 0C    323      STA OUTBF,X
FD3F: 20 DF FD 324      JBR ESCRIBE
FD40: E8      325      INK
FD41: E4 3A    326      CPX MAIBF
FD42: 40      327      RTS
FD43: A9 7F    328      LDA #07F ISI ES MENOS
FD44: 95 0C    329      STA OUTBF,X IRETROCEDE UNO MAS
FD45: CA      330      DEY
FD46: E4 3B    331      CPX MINBF
FD47: F0 E5    332      BEQ LEDAT
FD48: D0 E5    333      BNE LEI
334 *****
335 *          *
336 *          *
337 *          *
338 *          *
339 *          *
340 *****
FE07: A9 7F    341      ESCRIBE LDA #07F IPROGRAMA PORT A
FE08: B0 01 20 342      STA PAD08
FE09: A2 05    343      LDA #005
FE0A: B4 0C    344      ESCI LDA OUTBF,X ILEE CODIGO
FE0B: B9 F0 FC 345      LDA CODE,Y ICARGA CODIGO DISPLAY
FE0C: B0 00 20 346      STA PAD0 IESCRIBELO
FE0D: A8 7F    347      LDA #07F IESPERA UN RATO
FE0E: B8      348      DEY
FE0F: 10 F0    349      DPL UP
FE10: B0 20 20 350      STY PADR IREPROGRAMA PORT A
FE11: A9 0A    351      LDA #00A
FE12: B0 02 20 352      STA PADR IREPROGRAMA PORT B
FE13: CA      353      DEY
FE14: 10 E8    354      BPL ESCI IFIN
FE15: 40      355      RTS
356 *****
357 *          *
358 *          *
359 *          *
360 *          *
361 *          *
362 *****
FD07: A9 00    363      LDA #000 IPROGRAMA PORT
FD08: B0 01 20 364      STA PAD08
FD09: A2 0A    365      LDA #00A
FD0A: B0 02 20 366      STA PADR
FD0B: A9 00 20 367      LEI LDA PAD08
FD0C: D0 0B    368      BNE SI
FD0D: E8      369      INY
FD0E: EC 09    370      CPX #009
FD0F: D0 FA    371      BNE LEI
FD10: 20 B7 FD 372      JBR ESCRIBE
FD11: 4C D7 FD 373      JMP LEEB8
FD12: B4 13    374      STX ADX1
FD13: A8      375      PMA
FD14: 20 B7 FD 376      JBR ESCRIBE
FD15: A8      377      PLA
FD16: A4 13    378      LDA ADX1
FD17: A9 7F    379      LDA #07F LEE2
FD18: C8      380      DEY
FD19: 10 F0    381      CPL LEE2
FD1A: A9 00 20 382      STA PADR
FD1B: B5 12    383      STA AUX
FD1C: B4      384      TNA
FD1D: 3B      385      SEC
FD1E: E9 04    386      LDA #004
FD1F: F0 0B    387      BEQ LEFIN

```



```

FE00: 48      524      PWA          ;DEFINIBLE POR EL USUARIO;
FE04: A2 00    527      LDA  #0
FE0A: A1 1A    528      LDA  (CENBURP,X)
FE0E: 00 01 21 529      STA  PWA
FE0F: 48      530      PLA
FE11: BA      531      TAA
FE15: 4C F3 FE 532      JNP  (RQ)
FE18: A2 1A    533      COIN  LDA  (CENBURP
FE21: C9 FF    534      CMP  #FF
FE24: F0 00    535      BEQ  (RQ)
FE2A: E6 1A    536      INC  CENBURP
FE2B: 48      537      TAA
FE2D: BA      538      PWA
FE31: A2 00    539      LDA  #0
FE34: A0 01 21 540      LDA  PWA
FE37: B1 1A    541      STA  (CENBURP,X)
FE3A: 60      542      PLA
FE3C: AA      543      TAA
FE3E: A0 00 21 544      LDA  (RQ)
FE41: 3F 00    545      AND  #13000000
FE44: F0 32    546      BEQ  (RQ)
FE47: A0 00 21 547      LDA  (RQ)
FE4A: 2E 1C    548      AND  #00001100
FE4D: F0 28    549      BEQ  (RQ)
FE51: A5 10    550      LDA  (RFLAG)
FE54: F0 1A    551      BEQ  (RQ)
FE57: A5 19    552      LDA  (RSCUT)
FE5A: F0 25    553      BEQ  (RQ)
FE5D: C0 10    554      DEC  (RSCUT)
FE5F: BA      555      TAA
FE61: 48      556      PWA
FE64: A2 00    557      LDA  #0
FE67: A1 19    558      LDA  (CENBURP,X)
FE6A: 00 00 21 559      STA  (RFL)
FE6D: 48      560      PLA
FE6F: AA      561      TAA
FE71: 4C 2C FF 562      JNP  (RQ)
FE74: A5 19    563      COIN  LDA  (CENBURP
FE77: C9 FF    564      CMP  #FF
FE7A: F0 00    565      BEQ  (RQ)
FE7D: E6 19    566      INC  CENBURP
FE7F: BA      567      TAA
FE81: 48      568      PWA
FE84: A2 00    569      LDA  #0
FE87: A0 00 21 570      LDA  (RFL)
FE8A: 01 19    571      STA  (CENBURP,X)
FE8D: 60      572      PLA
FE8F: AA      573      TAA
FE91: 4C 10 00 574      JNP  (RUSR)
FE94: 48      575      * COMIENZO DE RUTINA IRQ DEL USU
FE97: 48      576      * *****
FE9A: 48      577      *
FE9D: 48      578      * RUTINA DE CONTROL DEL
FE9F: 48      579      * TEMPORIZADOR
FEA1: 48      580      *
FEA4: 48      581      * *****
FEA7: 48      582      * RUTINA DE APLICACION DE LOS
FEAA: 48      583      * TEMPORIZADORES PARA LA
FEAD: 48      584      * ACTIVACION DE DISPOSITIVOS
FEAF: 48      585      * *****
FEB1: A0 FF    586      (RFL) LDA  (RFL)
FEB4: A0 BA FF 587      STA  (RUSR)
FEB7: A0 BA FF 588      STA  (RFL)
FEBA: B5 10    589      STA  (RUSR)
FEBD: A0 E6 21 590      LDA  (RFL)
FEBC: B5 00    591      ORA  #00
FEBF: B0 0E 21 592      STA  (RFL)
FEC1: A0 0B 21 593      LDA  (RFL)
FEC4: B9 00    594      ORA  #00

```

(INICIALIZA CONTADOR 1 DE VIA

```

FE45: 00 00 21 595      STA  (RFL)
FE48: 38      596      CLI
FE4B: A0 22    597      LDA  #22
FE4E: 00 04 21 598      STA  (RFL)
FE51: A0 F4    599      LDA  #F4
FE54: 00 05 21 600      STA  (RFL)
FE57: A0 00    601      LDA  #0
FE5A: 00 06    602      STA  (RFL)
FE5D: A0 06    603      LDA  #06
FE5F: 05 0A    604      STA  (RFL)
FE62: 20 0A F0 605      LDA  (RFL)
FE65: 20 11 00 606      STA  (RFL)
FE68: 05 1F    607      LDA  #1F
FE6B: 20 11 00 608      STA  (RFL)
FE6E: 05 21    609      LDA  #21
FE71: 20 12 00 610      STA  (RFL)
FE74: 05 23    611      LDA  #23
FE77: 20 12 00 612      STA  (RFL)
FE7A: 05 24    613      LDA  #24
FE7D: A0 0A    614      STA  (RFL)
FE80: 20 13 00 615      STA  (RFL)
FE83: 05 25    616      LDA  #25
FE86: 20 13 00 617      STA  (RFL)
FE89: 05 26    618      LDA  #26
FE8C: 20 13 00 619      STA  (RFL)
FE8F: 05 27    620      LDA  #27
FE92: 20 13 00 621      STA  (RFL)
FE95: 05 27    622      STA  (RFL)
FE98: 4C A4 FC 623      JNP  RES
FE9B: 4C A4 FC 624      * *****
FE9E: 48      625      *
FEA1: 48      626      * RUTINA DE ATENCION INTE-
FEA4: 48      627      * RRUPCION DE APLICACION
FEA7: 48      628      * DEL TEMPORIZADOR
FEAA: 48      629      *
FEAD: 48      630      * *****
FEAF: 48      631      (RFL) PWA
FEB1: BA      632      TAA
FEB4: 48      633      PWA
FEB7: C0 2A    634      DEC  (INT)
FEBA: D0 40    635      BNE  (INT)
FEBD: A0 10    636      LDA  #10
FEC1: 05 2A    637      STA  (INT)
FEC4: A0 30    638      LDA  #30
FEC7: E6 25    639      INC  (INT)
FECB: A2 3A    640      LDA  #3A
FECF: E6 23    641      CPX  (INT)
FED1: 00 3F    642      BNE  (INT)
FED4: 05 29    643      STA  (INT)
FED7: E6 24    644      INC  (INT)
FEDA: A2 3A    645      LDA  #3A
FEDD: E6 24    646      CPX  (INT)
FEE1: 00 3F    647      BNE  (INT)
FEE4: A2 3A    648      LDA  #3A
FEE7: E6 21    649      INC  (INT)
FEEB: A2 3A    650      LDA  #3A
FEEF: E6 21    651      CPX  (INT)
FEF1: 00 3F    652      BNE  (INT)
FEF4: 05 21    653      STA  (INT)
FEF7: E6 22    654      INC  (INT)
FEFA: A2 3A    655      LDA  #3A
FEFD: E6 22    656      CPX  (INT)
FEFF: 00 3F    657      BNE  (INT)
FF01: 05 22    658      STA  (INT)
FF04: E6 1F    659      INC  (INT)
FF07: 05 27    660      LDA  #27
FF0A: A2 1F    661      STA  (INT)
FF0D: 05 27    662      BNE  (INT)
FF0F: 05 1F    663      STA  (INT)

```





## APENDICE E LISTADO HEXADECIMAL DEL PROGRAMA MONITOR

Aquí presentamos el listado tal como debe grabarse en la EPROM. Como se observará, no está listado en las mismas direcciones que en el listado fuente; esto se debe a que en el ordenador que utilizamos para desarrollar el programa dichas posiciones están ocupadas por la ROM de dicho ordenador; por ello, se colocó a partir de la dirección \$2000. Para grabar la EPROM este detalle es irrelevante.

Desde la dirección \$2000 hasta la dirección \$2477 no hay programa. El usuario puede colocar aquí sus rutinas antes de grabar la EPROM.

```
2000- FF FF 00 00 FF FF 00 00
2008- FF FF 00 00 FF FF 00 00
2010- FF FF 00 00 FF FF 00 00
2018- FF FF 00 00 FF FF 00 00
2020- FF FF 00 00 FF FF 00 00
2028- FF FF 00 00 FF FF 00 00
2030- FF FF 00 00 FF FF 00 00
2038- FF FF 00 00 FF FF 00 00
2040- FF FF 00 00 FF FF 00 00
2048- FF FF 00 00 FF FF 00 00
2050- FF FF 00 00 FF FF 00 00
2058- FF FF 00 00 FF FF 00 00
2060- FF FF 00 00 FF FF 00 00
2068- FF FF 00 00 FF FF 00 00
2070- FF FF 00 00 FF FF 00 00
2078- FF FF 00 00 FF FF 00 00
2080- FF FF 00 00 FF FF 00 00
2088- FF FF 00 00 FF FF 00 00
2090- FF FF 00 00 FF FF 00 00
2098- FF FF 00 00 FF FF 00 00
20A0- FF FF 00 00 FF FF 00 00
20A8- FF FF 00 00 FF FF 00 00
```





23B0- FF FF 00 00 FF FF 00 00  
 23B8- FF FF 00 00 FF FF 7F 12  
 23C0- FF FF 00 00 FF FF 00 00  
 23C8- FF FF 00 00 FF FF 00 00  
 23D0- FF FF 00 00 FF FF 00 00  
 23D8- FF FF 00 00 FF FF 00 00  
 23E0- FF FF 00 00 FF FF 00 00  
 23E8- FF FF 00 00 FF FF 00 00  
 23F0- FF FF 00 00 FF FF 00 00  
 23FC- FF FF 00 00 FF FF 57 06  
 2400- FF FF 00 00 FF FF 00 00  
 2408- FF FF 00 00 FF FF 00 00  
 2410- FF FF 00 00 FF FF 00 00  
 2418- FF FF 00 00 FF FF 00 00  
 2420- FF FF 00 00 FF FF 00 00  
 2428- FF FF 00 00 FF FF 00 00  
 2430- FF FF 00 00 FF FF 00 00  
 2438- FF FF 00 00 FF FF 00 00  
 2440- FF FF 00 00 FF FF 00 00  
 2448- FF FF 00 00 FF FF 00 00  
 2450- FF FF 00 00 FF FF 00 00  
 2458- FF FF 00 00 FF FF 00 00  
 2460- FF FF 00 00 FF FF 00 00  
 2468- FF FF 00 00 FF FF 00 00  
 2470- FF FF 00 00 FF FF 00 00  
 2478- FC E3 FC F1 FC 00 FD FC  
 2480- 2C FF 40 79 24 30 FC F1  
 2488- FC FF FC DE FD FD 3A 0D  
 2490- 40 79 24 30 19 12 02 78  
 2498- 00 10 08 03 46 24 06 0E  
 24A0- 08 09 0D 0C 12 7F 08 85  
 24A8- 05 86 01 84 02 68 85 03  
 24B0- 68 85 07 68 85 08 A9 0F  
 24B8- 8D 83 20 D8 78 20 15 FE  
 24C0- 20 D7 FD C9 10 30 F6 C9  
 24C8- 14 10 F2 38 E9 10 0A A4  
 24D0- BD 86 FC 85 18 E8 BD 86  
 24D8- FC 85 1C 6C 18 00 A6 04  
 24E0- BA A5 08 48 A5 07 48 A5  
 24E8- 03 48 A6 01 A4 02 A5 05  
 24F0- 40 18 A5 07 69 01 95 07  
 24F8- 90 02 E6 08 4C BD FC 38  
 2500- A5 07 E9 01 85 07 90 02  
 2508- C6 08 4C BD FC A0 13 A2  
 2510- 04 86 08 A9 06 05 0A 20  
 2518- 9A FD A2 04 20 30 FD C0  
 2520- 13 F0 06 99 01 00 18 90

2528- 04 A2 00 81 07 4C BD FC  
 2530- 85 0C 0A 0A 0A 0A E8 15  
 2538- 0C 40 20 D7 FD C9 10 30  
 2540- 06 C5 14 00 F5 F0 18 A2  
 2548- 00 86 0B A9 04 85 0A 20  
 2550- 9A FD A9 00 20 12 00 85  
 2558- 08 E8 20 12 00 85 07 4C  
 2560- BD FC 20 D7 FD C9 0A 00  
 2568- 03 A9 04 A8 A9 7F 85 12  
 2570- 85 0C 85 00 85 0E 89 90  
 2578- FC 85 0F A2 04 20 2C FE  
 2580- 20 87 FD 20 D7 FD C5 14  
 2588- F0 08 48 20 15 FE 68 4C  
 2590- C3 FC A4 12 20 0F FD 4C  
 2598- BD FC A6 08 20 D7 FD C5  
 25A0- 11 F0 09 95 0C 20 87 FD  
 25A8- E0 E4 0A 60 A9 7F 95 0C  
 25B0- CA E4 08 F0 E5 0D E5 A9  
 25B8- 7F 8D 81 20 A2 05 84 0C  
 25C0- 89 90 FC 8D 80 20 A0 7F  
 25C8- 88 10 F8 0C 80 20 A9 06  
 25D0- 8D 82 20 CA 10 E8 60 A9  
 25D8- 00 8D 81 20 A2 06 8E 82  
 25E0- 20 AD 80 20 00 0B E8 E0  
 25E8- 09 D0 F6 20 87 FD 4C D7  
 25F0- FD 86 13 48 20 87 FD 68  
 25F8- A6 13 A0 7F 88 10 FB AD  
 2600- 80 20 85 12 8A 38 E9 06  
 2608- F0 08 10 A9 06 65 12 CA  
 2610- D0 F8 A5 12 60 A5 08 A2  
 2618- 00 20 2C FE A5 07 20 2C  
 2620- FE A0 00 81 07 20 2C FE  
 2628- 20 87 FD 40 48 29 F0 0A  
 2630- 0A 0A 0A 95 0C E8 68 29  
 2638- 0F 95 0C E8 60 A9 00 8D  
 2640- 03 21 85 15 4C 30 FE A9  
 2648- FF 8D 03 21 A9 01 85 15  
 2650- A9 00 8D 01 21 AD 0C 21  
 2658- 29 F0 09 08 8D 0C 21 AD  
 2660- 08 21 29 FE 09 01 8D 0B  
 2668- 21 A9 83 0D 0E 21 8D 0E  
 2670- 21 A9 00 8D 0D 21 58 60  
 2678- AD 08 21 29 E1 09 0E 8D  
 2680- 08 21 AD 0C 21 29 0F 09  
 2688- 80 8D 0C 21 A9 00 85 18  
 2690- 4C AB FE AD 08 21 29 E1  
 2698- 09 1E 8D 08 21 AD 0C 21  
 26A0- 29 0F 09 00 8D 0C 21 A9

# APENDICE F CODIGOS PROGRAMACION

24A8- 01 85 18 A9 00 8D 0D 21  
24B0- AD 0E 21 09 84 8D 0E 21  
24B8- 58 40 AD 0D 21 29 80 F0  
24C0- 32 AD 0D 21 27 32 F0 2B  
24C8- A5 15 F0 14 A5 15 F0 23  
24D0- C6 16 8A 4C A2 00 A1 16  
24D8- 8D 01 21 68 8A 4C F3 FC  
24E0- A5 16 C9 FF F0 0D E6 16  
24E8- 8A 48 A2 00 AD 01 21 91  
24F0- 16 68 AA AD 0D 21 29 8D  
24F8- F0 32 AD 0D 21 29 1C F0  
2700- 2B A5 18 F0 14 A5 19 F0  
2708- 23 C4 19 8A 48 A2 00 A1  
2710- 19 8D 0D 21 68 AA 4C 2C  
2718- FF A5 19 C9 FF F0 0D E6  
2720- 19 8A 4C A2 00 AD 0D 21  
2728- 81 19 68 AA 4C 1D 00 A9  
2730- FF 95 1E AD 8A FF 85 1D  
2738- AD 0E 21 09 C0 8D 0E 21  
2740- AD 08 21 09 40 8D 08 21  
2748- 58 A9 22 8D 04 21 A9 F4  
2750- 8D 05 21 A2 00 84 08 A9  
2758- 06 85 0A 20 9A F0 20 13  
2760- 00 85 1F 20 13 00 85 21  
2768- 20 13 00 85 23 A2 00 86  
2770- 08 A9 06 85 0A 20 9A F0  
2778- 20 13 00 85 25 20 13 00  
2780- 85 26 20 13 00 05 27 4C  
2788- A6 FC 48 8A 48 C6 2A D0  
2790- 4D A9 10 C5 2A A9 30 E6  
2798- 23 A2 3A E4 23 D0 3F 85  
27A0- 23 E6 24 A2 36 E4 24 D0  
27A8- 35 85 24 E6 21 A2 3A E4  
27B0- 21 D0 28 85 21 E6 22 A2  
27B8- 36 E4 22 D0 21 85 22 A2  
27C0- 1F A2 3A E4 1F D0 07 85  
27C8- 1F E6 20 4C DE FF A2 34  
27D0- E4 1F D0 0A A2 32 E4 20  
27D8- 0D 04 85 20 85 1F A5 23  
27E0- C5 27 00 0F A5 21 C5 26  
27E8- D0 09 A5 1F C5 25 D0 03  
27F0- 6C 28 0D AD 04 21 3D A3  
27F8- 68 4D A6 FC A6 FC BA FE

OPERATION CODE TABLE

	0	1	2	3	4	5	6	7
0	000	0000-0000				0000-0000	0000-0000	
1	001	0000-0001				0000-0001	0000-0001	
2	010	0000-0010			0010-0010	0000-0010	0000-0010	
3	011	0000-0011			0010-0011	0000-0011	0000-0011	
4	100	0000-0100			0010-0100	0000-0100	0000-0100	
5	101	0000-0101			0010-0101	0000-0101	0000-0101	
6	110	0000-0110			0010-0110	0000-0110	0000-0110	
7	111	0000-0111			0010-0111	0000-0111	0000-0111	
8	000	0100-0000			0100-0000	0100-0000	0100-0000	
9	001	0100-0001			0100-0001	0100-0001	0100-0001	
A	010	0100-0010			0100-0010	0100-0010	0100-0010	
B	011	0100-0011			0100-0011	0100-0011	0100-0011	
C	100	0100-0100			0100-0100	0100-0100	0100-0100	
D	101	0100-0101			0100-0101	0100-0101	0100-0101	
E	110	0100-0110			0100-0110	0100-0110	0100-0110	
F	111	0100-0111			0100-0111	0100-0111	0100-0111	

	0	1	2	3	4	5	6	7
000	0000-0000	A00-0			0000-0000	0000-0000		0
001	0000-0001	A00-1			0000-0001	0000-0001		1
010	0000-0010	A00-2			0000-0010	0000-0010		2
011	0000-0011	A00-3			0000-0011	0000-0011		3
100	0000-0100	A00-4			0000-0100	0000-0100		4
101	0000-0101	A00-5			0000-0101	0000-0101		5
110	0000-0110	A00-6			0000-0110	0000-0110		6
111	0000-0111	A00-7			0000-0111	0000-0111		7
000	0100-0000	A00-8			0100-0000	0100-0000		8
001	0100-0001	A00-9			0100-0001	0100-0001		9
010	0100-0010	A00-10			0100-0010	0100-0010		10
011	0100-0011	A00-11			0100-0011	0100-0011		11
100	0100-0100	A00-12			0100-0100	0100-0100		12
101	0100-0101	A00-13			0100-0101	0100-0101		13
110	0100-0110	A00-14			0100-0110	0100-0110		14
111	0100-0111	A00-15			0100-0111	0100-0111		15

## R6500 INSTRUCTION SET

[illegible]


*Nota. Continua en la página siguiente.*

[illegible]



FIG. 1 IRQ, NMI, RTI, BRK OPERATION

FIG. 2 JSR, RTS OPERATION



## PROCESSOR PROGRAMMING MODEL



## BACKWARD RELATIVE BRANCH TABLE

REL	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
0	128	129	130	131	132	133	134	135	136	137	138	139	140	141	142	143
1	144	145	146	147	148	149	150	151	152	153	154	155	156	157	158	159
2	160	161	162	163	164	165	166	167	168	169	170	171	172	173	174	175
3	176	177	178	179	180	181	182	183	184	185	186	187	188	189	190	191
4	192	193	194	195	196	197	198	199	200	201	202	203	204	205	206	207
5	208	209	210	211	212	213	214	215	216	217	218	219	220	221	222	223
6	224	225	226	227	228	229	230	231	232	233	234	235	236	237	238	239
7	240	241	242	243	244	245	246	247	248	249	250	251	252	253	254	255
8	256	257	258	259	260	261	262	263	264	265	266	267	268	269	270	271
9	272	273	274	275	276	277	278	279	280	281	282	283	284	285	286	287
A	288	289	290	291	292	293	294	295	296	297	298	299	300	301	302	303
B	304	305	306	307	308	309	310	311	312	313	314	315	316	317	318	319
C	320	321	322	323	324	325	326	327	328	329	330	331	332	333	334	335
D	336	337	338	339	340	341	342	343	344	345	346	347	348	349	350	351
E	352	353	354	355	356	357	358	359	360	361	362	363	364	365	366	367
F	368	369	370	371	372	373	374	375	376	377	378	379	380	381	382	383

## FORWARD RELATIVE BRANCH TABLE

REL	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
0	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
1	16	17	18	19	20	21	22	23	24	25	26	27	28	29	30	31
2	32	33	34	35	36	37	38	39	40	41	42	43	44	45	46	47
3	48	49	50	51	52	53	54	55	56	57	58	59	60	61	62	63
4	64	65	66	67	68	69	70	71	72	73	74	75	76	77	78	79
5	80	81	82	83	84	85	86	87	88	89	90	91	92	93	94	95
6	96	97	98	99	100	101	102	103	104	105	106	107	108	109	110	111
7	112	113	114	115	116	117	118	119	120	121	122	123	124	125	126	127

## COMPARE INSTRUCTION RESULTS

Condition	N	Z	C
A.X. or T = Memory	0	1	0
A.X. or T = Memory	0	0	1
A.X. or T = Memory	1	0	0
A.X. or T = Memory	1	1	1

\*N is valid only for 2's complement compares.

## HEXADECIMAL AND DECIMAL CONVERSION

HEXADECIMAL COLUMNS											
B		C		D		E		F		G	
HEX	DEC	HEX	DEC	HEX	DEC	HEX	DEC	HEX	DEC	HEX	DEC
0	0	0	0	0	0	0	0	0	0	0	0
1	1,048,576	1	85,536	1	4,096	1	256	1	16	1	1
2	2,097,152	2	171,072	2	8,192	2	512	2	32	2	2
3	3,145,728	3	256,608	3	12,288	3	768	3	48	3	3
4	4,194,304	4	342,144	4	16,384	4	1,024	4	64	4	4
5	5,242,880	5	427,680	5	20,480	5	1,380	5	80	5	5
6	6,291,456	6	513,216	6	24,576	6	1,536	6	96	6	6
7	7,340,032	7	598,752	7	28,672	7	1,792	7	112	7	7
8	8,388,608	8	684,288	8	32,768	8	2,048	8	128	8	8
9	9,437,184	9	769,824	9	36,864	9	2,304	9	144	9	9
A	10,485,760	A	855,360	A	40,960	A	2,560	A	160	A	10
B	11,534,336	B	940,896	B	45,056	B	2,816	B	176	B	11
C	12,582,912	C	1,026,432	C	49,152	C	3,072	C	192	C	12
D	13,631,488	D	1,111,968	D	53,248	D	3,328	D	208	D	13
E	14,680,064	E	1,197,504	E	57,344	E	3,584	E	224	E	14
F	15,728,640	F	1,283,040	F	61,440	F	3,840	F	240	F	15
7054		3210		7054		3210		7054		3210	
Byte		Byte		Byte		Byte		Byte		Byte	

## POWERS OF 2

2 <sup>n</sup>	n	2 <sup>n</sup> × 10 <sup>4</sup>	2 <sup>n</sup> × 10 <sup>5</sup>
256	8	2 <sup>8</sup> × 10 <sup>4</sup>	2 <sup>8</sup> × 10 <sup>5</sup>
512	9	2 <sup>9</sup> × 10 <sup>4</sup>	2 <sup>9</sup> × 10 <sup>5</sup>
1,024	10	2 <sup>10</sup> × 10 <sup>4</sup>	2 <sup>10</sup> × 10 <sup>5</sup>
2,048	11	2 <sup>11</sup> × 10 <sup>4</sup>	2 <sup>11</sup> × 10 <sup>5</sup>
4,096	12	2 <sup>12</sup> × 10 <sup>4</sup>	2 <sup>12</sup> × 10 <sup>5</sup>
8,192	13	2 <sup>13</sup> × 10 <sup>4</sup>	2 <sup>13</sup> × 10 <sup>5</sup>
16,384	14	2 <sup>14</sup> × 10 <sup>4</sup>	2 <sup>14</sup> × 10 <sup>5</sup>
32,768	15	2 <sup>15</sup> × 10 <sup>4</sup>	2 <sup>15</sup> × 10 <sup>5</sup>
65,536	16	2 <sup>16</sup> × 10 <sup>4</sup>	2 <sup>16</sup> × 10 <sup>5</sup>
131,072	17	2 <sup>17</sup> × 10 <sup>4</sup>	2 <sup>17</sup> × 10 <sup>5</sup>
262,144	18	2 <sup>18</sup> × 10 <sup>4</sup>	2 <sup>18</sup> × 10 <sup>5</sup>
524,288	19	2 <sup>19</sup> × 10 <sup>4</sup>	2 <sup>19</sup> × 10 <sup>5</sup>
1,048,576	20	2 <sup>20</sup> × 10 <sup>4</sup>	2 <sup>20</sup> × 10 <sup>5</sup>
2,097,152	21	2 <sup>21</sup> × 10 <sup>4</sup>	2 <sup>21</sup> × 10 <sup>5</sup>
4,194,304	22	2 <sup>22</sup> × 10 <sup>4</sup>	2 <sup>22</sup> × 10 <sup>5</sup>
8,388,608	23	2 <sup>23</sup> × 10 <sup>4</sup>	2 <sup>23</sup> × 10 <sup>5</sup>
16,777,216	24	2 <sup>24</sup> × 10 <sup>4</sup>	2 <sup>24</sup> × 10 <sup>5</sup>

## POWERS OF 10

10 <sup>n</sup>	n	10 <sup>n</sup> × 10 <sup>4</sup>	10 <sup>n</sup> × 10 <sup>5</sup>
1	0	10 <sup>4</sup>	10 <sup>5</sup>
10	1	10 <sup>5</sup>	10 <sup>6</sup>
100	2	10 <sup>6</sup>	10 <sup>7</sup>
1,000	3	10 <sup>7</sup>	10 <sup>8</sup>
10,000	4	10 <sup>8</sup>	10 <sup>9</sup>
100,000	5	10 <sup>9</sup>	10 <sup>10</sup>
1,000,000	6	10 <sup>10</sup>	10 <sup>11</sup>
10,000,000	7	10 <sup>11</sup>	10 <sup>12</sup>
100,000,000	8	10 <sup>12</sup>	10 <sup>13</sup>
1,000,000,000	9	10 <sup>13</sup>	10 <sup>14</sup>
10,000,000,000	10	10 <sup>14</sup>	10 <sup>15</sup>
100,000,000,000	11	10 <sup>15</sup>	10 <sup>16</sup>
1,000,000,000,000	12	10 <sup>16</sup>	10 <sup>17</sup>
10,000,000,000,000	13	10 <sup>17</sup>	10 <sup>18</sup>
100,000,000,000,000	14	10 <sup>18</sup>	10 <sup>19</sup>
1,000,000,000,000,000	15	10 <sup>19</sup>	10 <sup>20</sup>

BASE PERIPHERAL CONTROL REGISTER (PCR)

**CA1 CONTROL**

PCR0 = 0. The CA1 Interrupt Flag (IFR1) will be set by a negative transition (high to low) on the CA1 pin.  
 = 1. The CA1 Interrupt Flag (IFR1) will be set by a positive transition (low to high) on the CA1 pin.

**CA2 CONTROL**

PCR3	PCR2	PCR1	Mode
0	0	0	CA2 negative edge interrupt (IFR0) ORA clear mode - Set CA2 interrupt flag (IFR0) on a negative transition of the CA2 input signal. Clear IFR0 on a read or write of the ORA or by writing logic 1 into IFR0.
0	0	1	CA2 negative edge interrupt (IFR0 clear) mode - Set IFR0 on a negative transition on the CA2 input signal. Clear IFR0 by writing logic 1 into IFR0.
0	1	0	CA2 positive edge interrupt (IFR0 ORA clear) mode - Set CA2 interrupt flag (IFR0) on a positive transition of the CA2 input signal. Clear IFR0 on a read or write of the ORA or by writing logic 1 into IFR0.
0	1	1	CA2 positive edge interrupt (IFR0 clear) mode - Set IFR0 on a positive transition of the CA2 input signal. Clear IFR0 by writing logic 1 into IFR0.
1	0	0	CA2 handshake output mode - Set CA2 output low on a read or write of the Peripheral A Output Register. Reset CA2 high with an active transition on CA1.
1	0	1	CA2 pulse output mode - CA2 goes low for one cycle following a read or write of the Peripheral A Output Register.
1	1	0	CA2 low output mode - The CA2 output is held low in this mode.
1	1	1	CA2 high output mode - The CA2 output is held high in this mode.

**CB1 CONTROL**

PCR4 = 0. The CB1 Interrupt Flag (IFR4) will be set by a negative transition (high to low) on the CB1 pin.  
 = 1. The CB1 Interrupt Flag (IFR4) will be set by a positive transition (low to high) on the CB1 pin.

**CB2 CONTROL**


PCR7	PCR6	PCR5	Mode
0	0	0	CB2 negative edge interrupt (IFR3) ORB clear mode - Set CB2 interrupt flag (IFR3) on a negative transition of the CB2 input signal. Clear IFR3 on a read or write of the ORB or by writing logic 1 into IFR3.
0	0	1	CB2 negative edge interrupt (IFR3 clear) mode - Set IFR3 on a negative transition of the CB2 input signal. Clear IFR3 by writing logic 1 into IFR3.
0	1	0	CB2 positive edge interrupt (IFR3 ORB clear) mode - Set CB2 interrupt flag (IFR3) on a positive transition of the CB2 input signal. Clear IFR3 on a read or write of the ORB or by writing logic 1 into IFR3.
0	1	1	CB2 positive edge interrupt (IFR3 clear) mode - Set IFR3 on a positive transition of the CB2 input signal. Clear IFR3 by writing logic 1 into IFR3.
1	0	0	CB2 handshake output mode - Set CB2 output low on a write of the Peripheral B Output Register. Reset CB2 high with an active transition on CB1.
1	0	1	CB2 pulse output mode - CB2 goes low for one cycle following a read or write of the Peripheral B Output Register.
1	1	0	CB2 low output mode - The CB2 output is held low in this mode.
1	1	1	CB2 high output mode - The CB2 output is held high in this mode.

BASE INTERRUPT FLAG REGISTER (IFR)



IFR Bit	Set By	Cleared By
0	Active transition on CA2	Reading or writing the ORA (\$A000) or \$A00F
1	Active transition on CA1	Reading or writing the ORA (\$A000) or \$A00F
2	Completion of output data	Reading or writing the ORB (\$A004)
3	Active transition on CB2	Reading or writing the ORB (\$A004)
4	Active transition on CB1	Reading or writing the ORB (\$A004)
5	Transition of TMR0	Reading TMR0 (\$A000) or writing TMR0 (\$A00F)
6	Transition of TMR1	Reading TMR1 (\$A004) or writing TMR1 (\$A00F)
7	Any IFR bit set with its corresponding IFR bit data set	Clearing IFR0 (IFR0 = \$A000) or IFR6 (IFR6 = \$A00F)

BASE INTERRUPT ENABLE REGISTER (IER)

**INTERRUPT ENABLE BITS (IER0-6)**

IER0 = 0. Disable interrupt.  
 = 1. Enable interrupt.

**IFR SET/CLEAR CONTROL (IFR2)**

IFR2 = 0. The next time the bit set to logic 1, clear corresponding IFR bit.  
 = 1. The next time the bit set to logic 1, set corresponding IFR bit.

Note: IFR2 is active only when R/W = C, when R/W = 0, IFR2 will read logic 1.

Interrupts are at 00A, 00F, 004

# USER R 6522 VERSATILE INTERFACE ADAPTER (VIA)

## R6522 M MEMORY ASSIGNMENTS

Location	Function
A000	Port B Output Data Register (ORB)
A001	Port A Output Data Register (ORA)
A002	Port B Data Direction Register (DDRB)
A003	Port A Data Direction Register (DDRA)
A004	Timer R/W = L T1 Write T1L-L
A005	T1 Write T1L-H & T1C-H T1L-L → T1C-L Clear T1 Interrupt Flag Read T1C-L
A006	T1 Write T1L-L
A007	T1 Write T1L-H Clear T1 Interrupt Flag Read T2C-L
A008	T2 Write T2L-L
A009	T2 Write T2C-H T2L-L → T2C-L Clear T2 Interrupt Flag Read T2C-H
A00A	Shift Register (SR)
A00B	Auxiliary Control Register (ACR)
A00C	Peripheral Control Register (PCR)
A00D	Interrupt Flag Register (IFR)
A00E	Interrupt Enable Register (IER)
A00F	Port A Output Data Register (ORA) <i>No effect on handshake</i>

## Controls handshake


0 = Input  
1 = Output  
R/W = H  
Read T1C-L  
Clear T1 Interrupt Flag  
Read T1C-H

Read T1L-L  
Read T1L-H

Read T2C-L

Clear T2 Interrupt Flag  
Read T2C-H

R6522 AUXILIARY CONTROL REGISTER (ACR)



## PORT A LATCH ENABLE

ACR0 = 1 Port A latch is enabled to latch input data when CA1 Interrupt Flag (IFR1) is set.  
= 0 Port A latch is disabled, reflects current data on PA pins.

## PORT B LATCH ENABLE

ACR1 = 1 Port B latch is enabled to latch the voltage on the pins for the input lines or the ORB contents for the output lines when CB1 Interrupt Flag (IFR4) is set.  
= 0 Port B latch is disabled, reflects current data on PB pins.

## SHIFT REGISTER CONTROL

ACR4	ACR3	ACR2	Mode
0	0	0	Shift Register Disabled.
0	0	1	Shift in under control of Timer 2.
0	1	0	Shift in under control of $\Phi 2$ .
0	1	1	Shift in under control of external clock.
1	0	0	Free-running output at rate determined by Timer 2.
1	0	1	Shift out under control of Timer 2.
1	1	0	Shift out under control of $\Phi 2$ .
1	1	1	Shift out under control of external clock.

## TIMER 2 CONTROL

ACR5 = 0 T2 acts as an interval timer in the one-shot mode.  
= 1 T2 counts a predetermined number of pulses on PB6.



## TIMER 1 CONTROL

ACR7	ACR6	Mode
0	0	T1 one-shot mode - Generate a single time-out interrupt each time T1 is loaded. Output to PB7 disabled.
0	1	T1 free-running mode - Generate continuous interrupts. Output to PB7 disabled.
1	0	T1 one-shot mode - Generate a single time-out interrupt and an output pulse on PB7 each time T1 is loaded.
1	1	T1 free-running mode - Generate continuous interrupts and a square wave output on PB7.






R6522





RAM ESTÁTICA 8 K



$V_{cc} = +5V$   
 $A_0 \dots A_7$  = líneas de direcciones  
 $D_0 \dots D_7$  = líneas de datos  
 $CS$  = Chip Select  
 $\overline{CE}$  = Chip Enable  
 $\overline{OE}$  = Output Enable  
 $PD$  = Power Down



EPROM



ULN 2003



## APENDICE H. BIBLIOGRAFIA

- «R6500 Sistema Microcomputador Manual de Programación». Rockwell International.
- «AIM 65 Guía del Usuario». Rockwell International.
- «Junior Computers». Vols. I-II-III-IV. Ingelek, S.A.
- «Diseño Práctico de Sistemas». Angulo.
- «R6500 Hardware Manual». Rockwell International.
- Texas Instruments, Master Selection Guide 1984/85.
- RCA CMOS/MOS Digital Integrated Circuits. 1974.